PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-154710

(43) Date of publication of application: 08.06.1999

(51)Int.CI.

H01L 21/8238 H01L 27/092

H01L 21/265 H01L 29/78

(21)Application number: 09-353157

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

22.12.1997

(72)Inventor: HIROKI AKIRA

ODANAKA SHINJI

(30)Priority

Priority number: 09 508

Priority date: 07.01.1997

Priority country: JP

09250422

16.09.1997


JP

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To facilitate increase in operating speed and save power consumption at low cost in a subquarter micron range.

SOLUTION: Two MOS transistors, in each of which first and second gate electrodes 14A and 16A are arranged in parallel with each other, and a first n-type drain diffusion layer 19 on the first gate electrode 14A side is connected in series with a second n-type source diffusion layer 20 on the second gate electrode 16A side. are formed on a semiconductor substrate 11 composed of p-type silicon. In the semiconductor substrate 11, a first p-type diffusion layer 22 for controlling highconcentration threshold is formed in the source-side section of a channel region below the first gate electrode 14A on the first n-type source diffusion layer 19 side and, at the same time, a second p-type diffusion layer 23 for controlling high-concentration threshold is formed below the second gate electrode 16A on the



LEGAL STATUS

[Date of request for examination]

22.12.1997

[Date of sending the examiner's decision of

second n-type source diffusion layer 20 side.

06.11.2001

rejection]

[Kind of final disposal of application other than

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-154710

(43)公開日 平成11年(1999)6月8日


| (51) Int.Cl. ⁶ | 識別記号 | FI |
|---------------------------|-------------------|---------------------------------|
| H01L 21/823 | 8 | H01L 27/08 321C |
| 27/092 | | 21/265 V |
| 21/265 | | 29/78 30 1D |
| 29/78 | | 301H |
| | | 審査請求 有 請求項の数16 OL (全 29 頁) |
| (21)出願番号 | 特願平9-353157 | (71)出願人 000005821 松下電器産業株式会社 |
| (22)出願日 | 平成9年(1997)12月22日 | 大阪府門真市大字門真1006番地 |
| | | (72)発明者 広木 彰 |
| (31)優先権主張番号 | 特願平9-508 | 大阪府門真市大字門真1006番地 松下電器 |
| (32)優先日 | 平9 (1997) 1月7日 | 産業株式会社内 |
| (33)優先権主張国 | 日本 (JP) | (72)発明者 小田中 紳二 |
| (31)優先権主張番号 | 特顧平9-250422 | 大阪府門真市大字門真1006番地 松下電器 |
| (32)優先日 | 平 9 (1997) 9 月16日 | 産業株式会社内 |
| (33)優先権主張国 | 日本 (J P) | (74)代理人 弁理士 前田 弘 (外2名) |
| | | |
| | | |
| | | |
| | | |
| | | 1 |

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【 要約】

【 課題】 サブクォータミクロン領域で動作の高速化及 び低消費電力化を低コストで容易に実現できるようにす る。

【解決手段】 p型シリコンからなる半導体基板11の上には、第1のゲート電極14Aと第2のゲート電極16Aとが互いに平行に配設された2つのMOSトランジスタが形成され、第1のゲート電極14A側の第1のn型ドレイン拡散層20と第2のゲート電極16A側の第2のn型ソース拡散層20とが直列に接続されている。半導体基板11における第1のゲート電極14Aの第1のn型ソース拡散層19側の下方であるチャネル領域のソース側部分には、高濃度のしきい値制御用の第1のp型拡散層22が形成されると共に、第2のゲート電極16Aの第2のn型ソース拡散層20側の下方には、高濃度のしきい値制御用の第2のp型拡散層23が形成されている。



【特許請求の範囲】

【 請求項1 】 一の第1 導電型のMI Sトランジスタの ソース領域と他の第1 導電型のMI Sトランジスタのド レイン領域とが直列に接続された複数のMI Sトランジ スタを同一の半導体基板上に備え、

前記複数のMI Sトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ たゲート 電極と、

前記半導体基板における前記各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域 10 とを有し、

前記各チャネル領域における前記ソース領域側の第2 導電型の不純物濃度は、前記各チャネル領域における前記ドレイン領域側の第2 導電型の不純物濃度よりも大きいことを特徴とする半導体装置。

【 請求項2 】 互いのソース領域及びドレイン領域が並列に接続された2 つのp 型MOSトランジスタと、一方のソース領域及び他方のドレイン領域が直列に接続された2 つのn 型MOSトランジスタとからなるNAND回路を一の半導体基板上に備え、

前記2 つのn 型MOSトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ たゲート 電極と、

前記半導体基板における前記各ゲート 電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、

前記各チャネル領域における前記ソース領域側のp 型の 不純物濃度は、前記各チャネル領域における前記ドレイン領域側のp 型の不純物濃度よりも大きいことを特徴と する半導体装置。

【 請求項3 】 一方のソース領域及び他方のドレイン領域が直列に接続された2 つのp 型MOSトランジスタと、互いのソース領域及びドレイン領域が並列に接続された2 つのn 型MOSトランジスタとからなるNOR回路を一の半導体基板上に備え、

前記2 つのp 型MOSトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ たゲート 電極と、

前記半導体基板における前記各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域 40 とを有し、

前記各チャネル領域における前記ソース領域側のn型の不純物濃度は、前記各チャネル領域における前記ドレイン領域側のn型の不純物濃度よりも大きいことを特徴とする半導体装置。

【 請求項4 】 一方のソース領域及び他方のドレイン領域が直列に接続された複数の第1 導電型のMOSトランジスタを含む複合論理回路を一の半導体基板上に備え、前記複数の第1 導電型のMOSトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ 50

たゲート電極と、

前記半導体基板における前記各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、

2

前記各チャネル領域における前記ソース領域側の第2 導電型の不純物濃度は、前記各チャネル領域における前記ドレイン領域側の第2 導電型の不純物濃度よりも大きいことを特徴とする半導体装置。

【 請求項5 】 一の第1 導電型のMI Sトランジスタのソース領域と他の第1 導電型のMI Sトランジスタのドレイン領域とが直列に接続されていると共に、一の第2 導電型のMI Sトランジスタのソース領域と他の第2 導電型のMI Sトランジスタのドレイン領域とが直列に接続された複数のMI Sトランジスタを同一の半導体基板上に備え、

前記第1 導電型のMI Sトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ たゲート 電極と、

前記半導体基板における前記各ゲート電極の下側に形成 20 され、キャリアが流れる方向が同一である第1 導電型の チャネル領域とを有し、

前記各第1 導電型のチャネル領域における前記ソース領域側の第2 導電型の不純物濃度は、前記各第1 導電型のチャネル領域における前記ドレイン領域側の第2 導電型の不純物濃度よりも大きく、

前記第2 導電型のMI Sトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられ たゲート 電極と、

前記半導体基板における前記各ゲート電極の下側に形成 0 され、キャリアが流れる方向が同一である第2 導電型の チャネル領域とを有し、

前記各第2 導電型のチャネル領域における前記ソース領域側の第1 導電型の不純物濃度は、前記各第2 導電型のチャネル領域における前記ドレイン領域側の第1 導電型の不純物濃度よりも大きいことを特徴とする半導体装置。

【 請求項6 】 前記第1 導電型はp 型であり、前記第2 導電型はn 型であり、前記複数のMI Sトランジスタは それぞれMOSトランジスタであって、

複数の前記MOSトランジスタのうちの第1のp型MO Sトランジスタと第1のn型MOSトランジスタとが接続されてなるインバータ回路と、

前記第1のp型MOSトランジスタのソース電極と電源電圧端子との間に直列に接続され、クロック信号の制御を受ける第2のp型MOSトランジスタと、前記第1のn型MOSトランジスタのソース電極と接地電圧端子との間に直列に接続され、クロック相補信号の制御を受ける第2のn型MOSトランジスタとから構成されるクロックトインバータ回路とを備えていることを特徴とする請求項5に記載の半導体装置。

20

30

3

【 請求項7 】 フリップフロップ回路を備えた半導体装置であって、

前記フリップフロップ回路は前記クロックトインバータ 回路を含むことを特徴とする請求項6 に記載の半導体装置。

【請求項8】 一の半導体基板上に形成され、データを保持するメモリセルが多数配列されてなるメモリセルアレイ部と該メモリセルアレイ部に対して入出力を制御する周辺回路部とからなるDRAM回路を備えた半導体装置であって、

前記周辺回路部は、

互いのソース領域及びドレイン領域が並列に接続された 複数のp型MOSトランジスタと、一方のソース領域及 び他方のドレイン領域が直列に接続された複数のn型M OSトランジスタとからなるNAND回路と、

一方のソース領域及び他方のドレイン領域が直列に接続された複数のp型MOSトランジスタと、互いのソース領域及びドレイン領域が並列に接続された複数のn型MOSトランジスタとからなるNOR回路とを含むデコーダ回路を有しており、

前記NAND回路における前記複数のn 型MOSトラン ジスタは

前記半導体基板の上に形成され、互いに平行に設けられたゲート 電極と、

前記半導体基板における前記各ゲート 電極の下側に形成され、キャリアが流れる方向が同一であるn 型チャネル 領域とを有し、

前記各n型チャネル領域における前記ソース領域側のp型の不純物濃度は、前記各n型チャネル領域における前記ドレイン領域側のp型の不純物濃度よりも大きく、前記NOR回路における前記複数のp型MOSトランジスタは、

前記半導体基板の上に形成され、互いに平行に設けられたゲート 電極と、

前記半導体基板における前記各ゲート 電極の下側に形成され、キャリアが流れる方向が同一であるp 型チャネル 領域とを有し、

前記各p 型チャネル領域における前記ソース領域側のn型の不純物濃度は、前記各p型チャネル領域における前記ドレイン領域側のn型の不純物濃度よりも大きいこと 40を特徴とする半導体装置。

【 請求項9 】 互いに平行に設けられたゲート 電極並び に該ゲート 電極のゲート 長方向側にそれぞれ形成された ソース領域及びドレイン領域を有する複数の第1 導電型 のMI Sトランジスタを同一の半導体基板上に備え、

前記複数の第1 導電型のMI Sトランジスタのうちの一のMI Sトランジスタにおける前記ゲート 電極の下側には、キャリアが流れる方向が一方向となるチャネル領域が形成され、

前記チャネル領域におけるソース領域側の第2 導電型の 50

不純物濃度は、前記チャネル領域におけるドレイン領域 側の第2 導電型の不純物濃度よりも大きいことを特徴と する半導体装置。

【 請求項10】 前記複数のMI Sトランジスタのうちの他のMI Sトランジスタのチャネル領域は、ソース領域側の第2 導電型の不純物濃度が前記チャネル領域におけるドレイン領域側の第2 導電型の不純物濃度よりも大きいことを特徴とする請求項9 に記載の半導体装置。

【 請求項1 1 】 互いのドレイン領域が接続された第1 のp 型MOSトランジスタと第1 のn 型MOSトランジスタとからなるインバータ回路と、

前記インバータ回路からの出力を受け、互いのソース領域及びドレイン領域が並列に接続された第2のp.型MOSトランジスタと第2のn型MOSトランジスタとからなる転送ゲート回路とから構成される伝達ゲート回路を一の半導体基板上に備え、

前記第1のp型MOSトランジスタのゲート電極及び前記第2のp型MOSトランジスタのゲート電極は互いに平行に設けられていると共に、前記第1のn型MOSトランジスタのゲート電極及び前記第2のn型MOSトランジスタのゲート電極は互いに平行に設けられており、前記第1のp型MOSトランジスタにおける前記ゲート電極の下側には、キャリアが流れる方向が一方向となるp型チャネル領域が形成され、該p型チャネル領域におけるソース領域側のn型の不純物濃度は、該p型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、

前記第1 のn 型MOSトランジスタにおける前記ゲート 電極の下側には、キャリアが流れる方向が一方向となる n 型チャネル領域が形成され、該n 型チャネル領域にお けるソース領域側のp 型の不純物濃度は、該n 型チャネ ル領域におけるドレイン領域側のp 型の不純物濃度より も大きいことを特徴とする半導体装置。

【請求項12】 前記第2のp型MOSトランジスタにおけるp型チャネル領域は、ソース領域側のn型の不純物濃度が前記p型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、

前記第2 のn 型MOSトランジスタにおけるn 型チャネル領域は、ソース領域側のp 型の不純物濃度が前記n 型チャネル領域におけるドレイン領域側のp 型の不純物濃度よりも大きいことを特徴とする請求項11 に記載の半導体装置。

【 請求項13 】 第1のp型MOSトランジスタと第1のn型MOSトランジスタとが接続されてなり、入力されたクロック信号を反転させたクロック相補信号を生成して出力する第1のインバータ回路と、

第2 のp 型MOSトランジスタと第2 のn 型MOSトランジスタとが接続されてなり、入力信号を反転させた反転信号を出力する第2 のインバータ回路と、

第3 のp 型MOSトランジスタと第3 のn 型MOSトラ

ンジスタとが並列に接続されてなり、前記クロック信号 及びクロック相補信号の制御を受け、前記反転信号を出 力する転送ゲート回路とから構成されるクロックトイン バータ回路とを一の半導体基板上に備え、

前記第1のp型MOSトランジスタのゲート電極及び前記第2のp型MOSトランジスタのゲート電極は互いに平行に設けられていると共に、前記第1のn型MOSトランジスタのゲート電極及び前記第2のn型MOSトランジスタのゲート電極は互いに平行に設けられており、前記第1のp型MOSトランジスタにおける前記ゲート電極の下側には、キャリアが流れる方向が一方向となるp型チャネル領域が形成され、該p型チャネル領域におけるチース領域側のn型の不純物濃度は、該p型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、

前記第1 のn 型MOSトランジスタにおける前記ゲート電極の下側には、キャリアが流れる方向が一方向となる n 型チャネル領域が形成され、該n 型チャネル領域におけるソース領域側のp 型の不純物濃度は、該n 型チャネル領域におけるドレイン領域側のp 型の不純物濃度よりも大きいことを特徴とする半導体装置。

【 請求項14】 前記第2のp型MOSトランジスタにおけるp型チャネル領域は、ソース領域側のn型の不純物濃度が前記p型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、

前記第2 のn 型MOSトランジスタにおけるn 型チャネル領域は、ソース領域側のp 型の不純物濃度が前記n 型チャネル領域におけるドレイン領域側のp 型の不純物濃度よりも大きいことを特徴とする請求項13 に記載の半導体装置。

【 請求項15 】 フリップフロップ回路を備えた半導体 装置であって、

前記フリップフロップ回路は前記クロックトインバータ 回路を含むことを特徴とする請求項13又は14に記載 の半導体装置。

【 請求項16 】 第1 導電型の半導体基板の上に全面に わたってゲート 絶縁膜と導電性膜とを順次堆積する工程 と、

前記導電性膜及びゲート 絶縁膜に対して選択的にエッチングを行なって前記半導体基板の上面を露出させることにより、前記半導体基板の上に、前記ゲート 絶縁膜を介在させた前記導電性膜からなり、互いに平行となる複数のゲート 電極を形成する工程と、

前記複数のゲート 電極をマスクとして、前記半導体基板に、第1 導電型の不純物イオンを基板面に垂直で且つゲート 幅方向に平行な平面に対してゲート 長方向の一方側に7 度以上の傾きを持たせて注入することにより、前記半導体基板における前記各ゲート 電極の下側の領域に、前記ゲート 長方向の一方側から他方側に向かうに連れて第1 導電型の不純物濃度が徐々に小さくなるようにしき 50

い値制御用拡散層を形成する工程と、

前記複数のゲート 電極をマスクとして、前記半導体基板 に第2 導電型の不純物イオンを注入することにより、前 記半導体基板におけるゲート 長方向側にソース・ドレイ ン領域をそれぞれ形成する工程とを備えていることを特 徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は、MI Sトランジスタからなる半導体装置、特に、CMOS 論理回路及びDRAM回路の微細化を図りつつ、高速化、高信頼性及び低消費電力化を実現する半導体装置に関する。

[0002]

【従来の技術】VLSIのさらなる高集積化を実現するために、VLSIに用いられるMOS型半導体装置のサイズはますます微細化され、現在、半導体装置の最小寸法はハーフミクロン領域、さらにはサブハーフミクロン領域にまで達している。また、研究レベルでは、クォータミクロン領域及びサブクォータミクロン領域の半導体装置が試作されている。このような半導体装置の微細化に伴って、半導体装置の電気特性が短チャネル効果やホットキャリア効果によって劣化するということが、半導体装置の信頼性の上で深刻な問題となってきている。

【 0003】また、将来のマルチメディア社会における VLSI 技術においては、高集積化と同時に、低電圧動 作時においても、高速化と低消費電力化との両立を図る ことが重要な課題となっている。

【 0 0 0 4 】近年、ホットキャリア劣化や短チャネル効果に対する耐性を向上させ、しかも、駆動能力を向上させるために、非対称なチャネル不純物分布を有するパワー素子としてのMOS型半導体装置が提案されている。例えば、1991年シンポジュウム オン ブイエルエスアイ テクノロジー(1991 Symposium on VISI Technology)pp113-114には、T. Matsuki等によってLDC構造が提案されている。

【 0005】以下、従来のLDC構造を有するMOS型 半導体装置について図面を参照しながら説明する。

【0006】図21は従来のLDC構造を有するMOS型半導体装置の断面構成を示している。図21に示すように、p型の半導体基板201の上には、ゲート酸化膜202を介在させたゲート電極203が形成され、半導体基板201には、ゲート長方向側の各領域に高濃度n型ソース拡散層204と高濃度n型ドレイン拡散層205とがそれぞれ形成され、半導体基板201における高濃度n型ソース拡散層204の下方及びゲート電極203の高濃度n型ソース拡散層204側の下方には、しきい値制御用の高濃度p型拡散層206が形成されている。

【 0007】このように、本装置は、高濃度n型ソース 拡散層204の下方及びゲート 電極203の高濃度n型

R

ソース拡散層2 0 4 側の下方にしきい値制御用の高濃度 p 型拡散層2 0 6 が形成され、さらに、該高濃度p 型拡散層2 0 6 は、ゲート電極2 0 3 の下方において、高濃度n 型ソース拡散層2 0 4 側から高濃度n 型ドレイン拡散層2 0 5 側に向けて徐々にp 型の不純物濃度が減少するように形成されているため、半導体基板2 0 1 のゲート電極2 0 3 の下方における、高濃度n 型ソース拡散層2 0 4 側の領域において短チャネル効果に対する耐性が向上すると共に、高濃度n 型ドレイン拡散層2 0 5 側の領域において高電界が低減されるので、ホットキャリア 10 の発生が抑制される。これにより、従来の低濃度L D D 構造が不要となり、且つ、高駆動能力が達成される。

【0008】図22は従来のLDC構造を有する複数のMOSトランジスタを用いて構成された半導体装置の断面構成を示している。図22に示すように、p型の半導体基板211の上には、LOCOS膜等からなる素子分離領域212が形成され、該素子分離領域212に囲まれた素子形成領域には、第1のゲート酸化膜213を介在させた第1のゲート電極214及び第2のゲート酸化膜215を介在させた第2のゲート電極216が形成されている。第1のゲート電極214のゲート長方向側の各側壁には第1のゲート側壁217がそれぞれ形成され、第2のゲート電極216のゲート長方向側の各側壁には第2のゲート側壁218がそれぞれ形成されている。

【 0009】半導体基板211における第1のゲート電極214に対する第2のゲート電極216の反対側の領域には、第1のn型ソース拡散層219が形成され、第1のゲート電極214と第2のゲート電極216との間の領域には、第1のn型ドレイン拡散層220と共有さ 30れる第2のソース拡散層220が形成され、第2のゲート電極216に対する第1のゲート電極214の反対側の領域には、第2のn型ドレイン拡散層221が形成されている。

【 0010】 半導体基板211 における第1のn型ソース拡散層219の下方及び第1のゲート 電極214の第1のn型ソース拡散層219側の下方には、しきい値制御用の第1のp型拡散層222が形成され、且つ、第2のn型ソース拡散層220の下方及び第2のゲート電極216の第2のn型ソース拡散層220側の下方には、しきい値制御用の第2のp型拡散層223が形成されている。

【 0011】半導体基板211の上には、第1のn型ソース拡散層219及び第2のドレイン拡散層221を露出する各コンタクトホールを有する層間絶縁膜224が形成され、第1のn型ソース拡散層219側のコンタクトホールにはアルミニウムが充填されてなる第1の配線225が形成され、第2のn型ドレイン拡散層221側のコンタクトホールにはアルミニウムが充填されてなる第2の配線226が形成されている。

[0012]

【 発明が解決しようとする課題】しかしながら、前記従来のMOSトランジスタを用いた半導体装置は、n型ソース拡散層の下方にp型拡散層が存在するため、ソース・基板間の寄生容量が増大する。これにより、NAND型のCMOS回路等のようにソース・基板間に電圧が印加される論理回路の場合には、MOS型半導体装置の速度は飽和電流値の逆数と負荷容量との積に比例するため、素子の速度が低下してしまう。

0 【 0013】また、MOS型半導体装置の消費電力は負荷容量と印加電圧の2乗との積に比例するため、回路の消費電力が増大するという問題を有している。

【 0 0 1 4 】本発明は、前記従来の問題を解決し、論理 回路において、デザインルールがサブクォータミクロン 領域以下であっても、動作の高速化及び低消費電力化を 低コストで容易に実現できるようにすることを目的とす る。

[0015]

40

【 課題を解決するための手段】前記の目的を達成するため、本発明は、複数のMI Sトランジスタを有する半導体装置を対象とし、半導体基板における、互いに平行に設けられた各ゲート電極の下側に形成されるしきい値制御用の拡散領域を、キャリアの流れる方向に一致するように濃度勾配をつけるものである。

【 0016 】本発明に係る第1の半導体装置は、一の第1 導電型のMI Sトランジスタのソース領域と他の第1 導電型のMI Sトランジスタのドレイン領域とが直列に接続された複数のMI Sトランジスタを同一の半導体基板上に備え、複数のMI Sトランジスタは、半導体基板の上に形成され、互いに平行に設けられたゲート電極と、半導体基板における各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、各チャネル領域におけるソース領域側の第2 導電型の不純物濃度は、各チャネル領域におけるドレイン領域側の第2 導電型の不純物濃度よりも大きい。

【0017】第1の半導体装置によると、一の半導体基板に形成された複数の第1導電型のMISトランジスタは、複数のMISトランジスタのうちの一のMISトランジスタのソース領域と他のMISトランジスタのドレイン領域とが直列に接続され、且つ、各ゲート電極の下側に形成されるチャネル領域はキャリアが流れる方向が同一となるように形成されている。さらに、各チャネル領域におけるソース領域側の第2導電型の不純物濃度よりも大きいため、直列に接続された複数のMISトランジスタに印加される各電圧が電源電圧よりも小さくなるにもかかわらず、チャネル領域におけるソース領域側部分の電位が高くなるので、直列に接続されたMISトランジスタの駆動能力が低下することがない。また、直列に接続された第1導電型のMISトラ

10

ンジスタの各ゲート 電極が互いに平行に設けられている ため、高集積化が容易となると共に、これらのMI Sト ランジスタのチャネル領域におけるソース領域側部分に 第2 導電型の高濃度の不純物領域を形成する際に、該不 純物の注入工程を一度で行なうことができる。

【 0018】本発明に係る第2の半導体装置は、互いのソース領域及びドレイン領域が並列に接続された2つのp型MOSトランジスタと、一方のソース領域及び他方のドレイン領域が直列に接続された2つのn型MOSトランジスタとからなるNAND回路を一の半導体基板上10に備え、2つのn型MOSトランジスタは、半導体基板の上に形成され、互いに平行に設けられたゲート電極と、半導体基板における各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、各チャネル領域におけるソース領域側のp型の不純物濃度は、各チャネル領域におけるドレイン領域側のp型の不純物濃度は、各チャネル領域におけるドレイン領域側のp型の不純物濃度は、ちたい。

【 0019】第2の半導体装置によると、NAND回路 を構成する4 つのMOSトランジスタのうちの一方のソ ース領域と他方のドレイン領域とが直列に接続された2 つのn 型MOSトランジスタは、キャリアが流れる方向 が同一であるチャネル領域を有し、各チャネル領域にお けるソース領域側の第1導電型の不純物濃度が、各チャ ネル領域におけるドレイン領域側の第1 導電型の不純物 濃度よりも大きいため、直列に接続された2 つのn 型M OSトランジスタに印加される各電圧が電源電圧よりも 小さくなるにもかかわらず、チャネル領域におけるソー ス領域側部分の電位が高くなるので、直列に接続された 2 つのn 型MOSトランジスタの駆動能力が低下するこ とがない。また、直列に接続された2 つのn 型MOSト ランジスタの各ゲート 電極が互いに平行に設けられてい るため、高集積化が容易となると共に、これら2 つのn 型MOSトランジスタのチャネル領域におけるソース領 域側部分にp 型の高濃度の不純物領域を形成する際に、 該不純物の注入工程を一度で行なうことができる。

【0020】本発明に係る第3の半導体装置は、一方のソース領域及び他方のドレイン領域が直列に接続された2つのp型MOSトランジスタと、互いのソース領域及びドレイン領域が並列に接続された2つのn型MOSトランジスタとからなるNOR回路を一の半導体基板上に40備え、2つのp型MOSトランジスタは、半導体基板の上に形成され、互いに平行に設けられたゲート電極と、半導体基板における各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、各チャネル領域におけるソース領域側のn型の不純物濃度は、各チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きい。

【 0021】第3の半導体装置によると、NOR回路を 構成する4つのMOSトランジスタのうちの一方のソー ス領域と他方のドレイン領域とが直列に接続された2つ 50 のp 型MOSトランジスタは、キャリアが流れる方向が同一であるチャネル領域を有し、各チャネル領域におけるソース領域側のn 型の不純物濃度が、各チャネル領域におけるドレイン領域側のn 型の不純物濃度よりも大きいため、直列に接続された2つのp 型MOSトランジスタに印加される各電圧が電源電圧よりも小さくなるにもかかわらず、チャネル領域におけるソース領域側部分の電位が高くなるので、直列に接続された2つのp 型MOSトランジスタの駆動能力が低下することがない。また、直列に接続された2つのp 型MOSトランジスタの各ゲート電極が互いに平行に設けられているため、高集積化が容易となると共に、これら2つのp 型MOSトランジスタのチャネル領域におけるソース領域側部分にn型の高濃度の不純物領域を形成する際に、該不純物の注入工程を一度で行なうことができる。

【 0022】本発明に係る第4の半導体装置は、一方のソース領域及び他方のドレイン領域が直列に接続された複数の第1導電型のMOSトランジスタを含む複合論理回路を一の半導体基板上に備え、複数の第1導電型のMOSトランジスタは、半導体基板の上に形成され、互いに平行に設けられたゲート電極と、半導体基板における各ゲート電極の下側に形成され、キャリアが流れる方向が同一であるチャネル領域とを有し、各チャネル領域におけるソース領域側の第2導電型の不純物濃度は、各チャネル領域におけるドレイン領域側の第2導電型の不純物濃度よりも大きい。

【0023】第4の半導体装置によると、直列に接続さ れた複数の第1 導電型のMOSトランジスタを含む複合 論理回路は、ゲート 電極下に形成されるチャネル領域は キャリアが流れる方向が同一であり、且つ、各チャネル 領域におけるソース領域側の第2 導電型の不純物濃度 は、各チャネル領域におけるドレイン領域側の第2 導電 型の不純物濃度よりも大きいため、直列に接続された複 数の第1 導電型のMOSトランジスタに印加される各電 圧が電源電圧よりも小さくなるにもかかわらず、チャネ ル領域におけるソース領域側部分の電位が高くなるの で、直列に接続された複数の第1 導電型のMOSトラン ジスタの駆動能力が低下することがない。また、直列に 接続された複数の第1 導電型のMOSトランジスタの各 ゲート 電極が互いに平行に設けられているため、高集積 化が容易となると共に、これら複数の第1 導電型のMO Sトランジスタのチャネル領域におけるソース領域側部 分に第2 導電型の高濃度の不純物領域を形成する際に、 該不純物の注入工程を一度で行なうことができる。

【 0 0 2 4 】本発明に係る第5 の半導体装置は、一の第 1 導電型のMI Sトランジスタのソース領域と他の第1 導電型のMI Sトランジスタのドレイン領域とが直列に接続されていると共に、一の第2 導電型のMI Sトランジスタのソース領域と他の第2 導電型のMI Sトランジスタのドレイン領域とが直列に接続された複数のMI S

トランジスタを同一の半導体基板上に備え、第1 導電型 のMI Sトランジスタは、半導体基板の上に形成され、 互いに平行に設けられたゲート 電極と、半導体基板にお ける各ゲート 電極の下側に形成され、キャリアが流れる 方向が同一である第1 導電型のチャネル領域とを有し、 各第1 導電型のチャネル領域におけるソース領域側の第 2 導電型の不純物濃度は、各第1 導電型のチャネル領域 におけるドレイン領域側の第2 導電型の不純物濃度より も大きく、第2 導電型のMI Sトランジスタは、半導体 基板の上に形成され、互いに平行に設けられたゲート電 10 極と、半導体基板における各ゲート 電極の下側に形成さ れ、キャリアが流れる方向が同一である第2 導電型のチ ャネル領域とを有し、各第2 導電型のチャネル領域にお けるソース領域側の第1 導電型の不純物濃度は、各第2 導電型のチャネル領域におけるドレイン領域側の第1 導 電型の不純物濃度よりも大きい。

【 0025】第5の半導体装置によると、複数の第1導 電型のMI Sトランジスタ及び複数の第2 導電型のMI Sトランジスタが、それぞれ本発明の第1の半導体装置 と同様の構成を有しているため、第1 導電型のMI Sト ランジスタ及び第2 導電型のMI Sトランジスタはそれ ぞれ本発明の第1の半導体装置の作用及び効果を奏す る。

【 0026】第5 の半導体装置において、第1 導電型が p 型であり、第2 導電型がn 型であり、複数のMI Sト ランジスタがそれぞれMOSトランジスタであって、複 数のMOSトランジスタのうちの第1 のp 型MOSトラ ンジスタと第1 のn 型MOSトランジスタとが接続され てなるインバータ回路と、第1 のp 型MOSトランジス タのソース 電極と 電源電圧端子と の間に直列に接続さ れ、クロック信号の制御を受ける第2のp 型MOSトラ ンジスタと、第1 のn 型MOSトランジスタのソース電 極と接地電圧端子との間に直列に接続され、クロック相 補信号の制御を受ける第2 のn 型MOSトランジスタと から構成されるクロックトインバータ回路とを備えてい ることが好ましい。

【 0027】第5 の半導体装置において、フリップフロ ップ回路を備えた半導体装置が本発明のクロックトイン バータ回路を含むことが好ましい。

【 0028】 本発明に係る第6の半導体装置は、一の半 導体基板上に形成され、データを保持するメモリ セルが 多数配列されてなるメモリ セルアレイ部と 該メモリ セル アレイ部に対して入出力を制御する周辺回路部とからな るDRAM回路を備えた半導体装置であって、周辺回路 部は、互いのソース領域及びドレイン領域が並列に接続 された複数のp 型MOSトランジスタと、一方のソース 領域及び他方のドレイン領域が直列に接続された複数の n 型MOSトランジスタとからなるNAND回路と、一 方のソース領域及び他方のドレイン領域が直列に接続さ れた複数のp型MOSトランジスタと、互いのソース領 50

域及びドレイン領域が並列に接続された複数のn型N SトランジスタとからなるNOR 回路とを含むデコー 回路を有しており、NAND回路における複数のn 型 OSトランジスタは、半導体基板の上に形成され、互 に平行に設けられたゲート 電極と、半導体基板におけ 各ゲート 電極の下側に形成され、キャリアが流れる方 が同一であるn 型チャネル領域とを有し、各n 型チャ ル領域におけるソース領域側のp 型の不純物濃度は、: n 型チャネル領域におけるドレイン領域側のp 型の不; 物濃度よりも大きく、NOR回路における複数のp型 OSトランジスタは、半導体基板の上に形成され、互い に平行に設けられたゲート 電極と、半導体基板における 各ゲート 電極の下側に形成され、キャリアが流れる方向 が同一であるp 型チャネル領域とを有し、各p 型チャネ ル領域におけるソース領域側のn 型の不純物濃度は、名 p 型チャネル領域におけるドレイン領域側のn 型の不純 物濃度よりも大きい。

12

【 0029】第6 の半導体装置によると、DRAM回路 の周辺回路部におけるデコーダ回路が、本発明の第1 の 半導体装置と同様の構成を有するNAND回路及びNO R 回路を有しているため、NAND回路におけるn 型M OSトランジスタ及びNOR 回路におけるp 型MOSト ランジスタのそれぞれが本発明の第1の半導体装置の作 用及び効果を奏する。

【 0030】本発明に係る第7の半導体装置は、互いに 平行に設けられたゲート 電極並びに該ゲート 電極のゲー ト 長方向側にそれぞれ形成されたソース領域及びドレイ ン領域を有する複数の第1 導電型のMI Sトランジスタ を同一の半導体基板上に備え、複数の第1 導電型のMI Sトランジスタのうちの一のMI Sトランジスタにおけ 30 るゲート 電極の下側には、キャリアが流れる方向が一方 向となるチャネル領域が形成され、チャネル領域におけ るソース領域側の第2 導電型の不純物濃度は、チャネル 領域におけるドレイン領域側の第2 導電型の不純物濃度 よりも大きい。

【 0031】第7 の半導体装置によると、互いに平行に 設けられたゲート 電極を有する複数のMI Sトランジス タのう ちの─のMI Sトランジスタは、そのゲート 電極 の下側にキャリアが流れる方向が一方向となるチャネル 領域を有し、且つ、チャネル領域におけるソース領域側 の第2 導電型の不純物濃度がチャネル領域におけるドレ イン領域側の第2 導電型の不純物濃度よりも大きいた め、チャネル領域におけるソース領域側部分の電位が高 くなるので、一のMI Sトランジスタの駆動能力が向上 する。また、複数のMI Sトランジスタの各ゲート電極 が互いに平行に設けられているため、高集積化が容易と なると共に、チャネル領域におけるソース領域側部分に 第2 導電型の高濃度の不純物領域を形成する際に、該不 純物の注入工程を一度で行なうことができる。

【 0032】第7 の半導体装置において、複数のMI S

トランジスタのうちの他のMI Sトランジスタのチャネル領域は、ソース領域側の第2 導電型の不純物濃度がチャネル領域におけるドレイン領域側の第2 導電型の不純物濃度よりも大きいことが好ましい。

【 0033】本発明に係る第8の半導体装置は、互いの ドレイン領域が接続された第1のp型MOSトランジス タと第1 のn 型MOSトランジスタとからなるインバー タ回路と、インバータ回路からの出力を受け、互いのソ ース領域及びドレイン領域が並列に接続された第2 のp 型MOSトランジスタと第2 のn 型MOSトランジスタ とからなる転送ゲート 回路とから構成される伝達ゲート 回路を一の半導体基板上に備え、第1 のp 型MOSトラ ンジスタのゲート 電極及び第2 のp 型MOSトランジス タのゲート 電極は互いに平行に設けられていると共に、 第1 のn 型MOSトランジスタのゲート 電極及び第2 の n 型MOSトランジスタのゲート 電極は互いに平行に設 けられており、第1 のp 型MOSトランジスタにおける ゲート 電極の下側には、キャリアが流れる方向が一方向 となるp 型チャネル領域が形成され、該p 型チャネル領 域におけるソース領域側のn型の不純物濃度は、該p型 20 チャネル領域におけるドレイン領域側のn 型の不純物濃 度よりも大きく、第1 のn 型MOSトランジスタにおけ るゲート 電極の下側には、キャリアが流れる方向が一方 向となるn 型チャネル領域が形成され、該n 型チャネル 領域におけるソース領域側のp 型の不純物濃度は、該n 型チャネル領域におけるドレイン領域側のp 型の不純物 濃度よりも大きい。

【 0034】第8の半導体装置によると、インバータ回路における、第1のp型MOSトランジスタのゲート電極の下側には、キャリアが流れる方向が一方向となるp型チャネル領域が形成され、該p型チャネル領域におけるソース領域側のn型の不純物濃度が該p型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、且つ、第1のn型MOSトランジスタのゲート電極の下側には、キャリアが流れる方向が一方向となるn型チャネル領域が形成され、該n型チャネル領域におけるソース領域側のp型の不純物濃度が該n型チャネル領域におけるソース領域側のp型の不純物濃度よりも大きいため、チャネル領域におけるソース領域側部分の電位が高くなるので、インバータ回路を構成する各MOSトランジスタの駆動能力がそれぞれ向上する。

【 0 0 3 5 】また、第1 及び第2 のp 型MOSトランジスタの各ゲート 電極同士並びに、第1 及び第2 のn 型M OSトランジスタの各ゲート 電極同士はそれぞれが互いに平行に設けられているため、高集積化が容易となると共に、一の導電型のMOSトランジスタのチャネル領域におけるソース領域側部分に他の導電型の高濃度の不純物領域を形成する際に、該不純物の注入工程を一度で行なうことができる。

【 0036】第8 の半導体装置において、第2 のp 型M 50

OSトランジスタにおけるp型チャネル領域は、ソース 領域側のn型の不純物濃度がp型チャネル領域における ドレイン領域側のn型の不純物濃度よりも大きく、第2 のn型MOSトランジスタにおけるn型チャネル領域 は、ソース領域側のp型の不純物濃度がn型チャネル領域 域におけるドレイン領域側のp型の不純物濃度よりも大 きいことが好ましい。

【 0037】本発明に係る第9の半導体装置は、第1の p 型MOSトランジスタと第1 のn 型MOSトランジス タとが接続されてなり、入力されたクロック信号を反転 させたクロック相補信号を生成して出力する第1のイン バータ回路と、第2 のp 型MOSトランジスタと第2 の n 型MOSトランジスタとが接続されてなり、入力信号 を反転させた反転信号を出力する第2のインバータ回路 と、第3 のp 型MOSトランジスタと第3 のn 型MOS トランジスタとが並列に接続されてなり、クロック信号 及びクロック相補信号の制御を受け、反転信号を出力す る転送ゲート 回路とから構成されるクロックトインバー タ回路とを一の半導体基板上に備え、第1 のp 型MOS トランジスタのゲート電極及び第2のp型MOSトラン ジスタのゲート 電極は互いに平行に設けられていると共 に、第1 のn 型MOSトランジスタのゲート 電極及び第 2 のn 型MOSトランジスタのゲート 電極は互いに平行 に設けられており、第1 のp 型MOSトランジスタにお けるゲート 電極の下側には、キャリアが流れる方向が一 方向となるp 型チャネル領域が形成され、該p 型チャネ ル領域におけるソース領域側のn 型の不純物濃度は、該 p 型チャネル領域におけるドレイン領域側のn 型の不純 物濃度よりも大きく、第1 のn 型MOSトランジスタに おけるゲート 電極の下側には、キャリアが流れる方向が 一方向となるn 型チャネル領域が形成され、該n 型チャ ネル領域におけるソース領域側のp 型の不純物濃度は、 該n 型チャネル領域におけるドレイン領域側のp 型の不 純物濃度よりも大きい。

【 0038】第9の半導体装置によると、クロックトインバータ回路における第1のp型MOSトランジスタ及び第2のp型MOSトランジスタ並びに第1のn型MOSトランジスタ及び第2のn型MOSトランジスタがそれぞれ本発明の第7の半導体装置と同様の構成を有しているため、第1及び第2のp型MOSトランジスタと第1及び第2のn型MOSトランジスタとは本発明の第7の半導体装置の作用及び効果を奏する。

【 0039】第9の半導体装置において、第2のp型MOSトランジスタにおけるp型チャネル領域は、ソース領域側のn型の不純物濃度がp型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、第2のn型MOSトランジスタにおけるn型チャネル領域は、ソース領域側のp型の不純物濃度がn型チャネル領域におけるドレイン領域側のp型の不純物濃度よりも大きいことが好ましい。

【 0040】第9の半導体装置において、フリップフロップ回路を備えた半導体装置が本発明のクロックトインバータ回路を含むことが好ましい。

【0041】本発明に係る半導体装置の製造方法は、第 1 導電型の半導体基板の上に全面にわたってゲート 絶縁 膜と導電性膜とを順次堆積する工程と、導電性膜及びゲ ート 絶縁膜に対して選択的にエッチングを行なって半導 体基板の上面を露出させることにより、半導体基板の上 に、ゲート 絶縁膜を介在させた導電性膜からなり、互い に平行となる複数のゲート電極を形成する工程と、複数 10 のゲート 電極をマスクとして、半導体基板に、第1 導電 型の不純物イオンを基板面に垂直で且つゲート 幅方向に 平行な平面に対してゲート 長方向の一方側に7 度以上の 傾きを持たせて注入することにより、 半導体基板におけ る各ゲート 電極の下側の領域に、ゲート 長方向の一方側 から他方側に向かうに連れて第1 導電型の不純物濃度が 徐々に小さくなるようにしきい値制御用拡散層を形成す る工程と、複数のゲート電極をマスクとして、半導体基 板に第2 導電型の不純物イオンを注入することにより、 半導体基板におけるゲート 長方向側にソース・ドレイン 領域をそれぞれ形成する工程とを備えている。

【0042】本発明の半導体装置の製造方法によると、第1 導電型の半導体基板の上に、互いに平行となる複数のゲート 電極を形成した後、該複数のゲート 電極を平成りた後、該複数のゲート 電極をマスクとして、半導体基板に、第1 導電型の不純物イオンを基板面に垂直で且つゲート 幅方向に平行な平面に対してゲート 長方向の一方側に7 度以上の傾きを持たせて注入することによって、半導体基板における各ゲート 電極の下側の領域に、ゲート 長方向の一方側から他方側に向からに連れて第1 導電型の不純物濃度が徐々に小さくなる方向にキャリアが流とりにしきい値制御用拡散層を形成するため、第1 導電型の不純物濃度が徐々に小さくなる方向にキャリアが流れる方向を取ると、面積が小さく且つ高駆動能力のトランジスタを一度のしきい値制御用拡散工程で行なうことができる。

[0043]

【 発明の実施の形態】本願においては、半導体装置のチャネル領域におけるソース領域側から中央部までの領域をチャネル領域のソース側部分と呼び、チャネル領域におけるドレイン領域側から中央部までの領域をチャネル 40 領域のドレイン側部分と呼ぶことにする。

【 0044】本発明に係る半導体装置は、半導体基板におけるゲート 電極の下側のチャネル領域に形成された不純物拡散層の不純物濃度がチャネル長方向に沿って変化している。すなわち、チャネル領域の不純物濃度がソース領域からドレイン領域に向かって徐々に減少するように分布している。このため、ソース領域とドレイン領域との間に電圧が印加された場合に、チャネル領域のソース側部分に形成される電界は、チャネル領域の不純物濃度がチャネル長方向に沿って均一に分布している場合に 50

比較して大きくなる。

【 0045】デザインルールがサブクォータミクロンなる領域においては、チャネル領域のソース側部分の界が充分に大きくなるので、チャネル領域のソース側分ではキャリアが速度オーバーシュートを起こす。こ速度オーバーシュートとは、キャリアが、格子散乱や純物散乱等による速度損失を起こす前に、電界から高エネルギーを得ることにより非平衡な高エネルギー状に達し、その結果、平衡状態のキャリア速度である飽速度よりも高い速度で輸送されることをいう。

【0046】MOS型半導体装置において、飽和電流値はチャネル領域のソース側部分におけるキャリア速度とキャリア密度との積で決まる。従って、本発明においては、チャネル領域のソース側部分において速度オーバーシュートを引き起こすことにより、飽和電流値を従来の半導体装置よりも大きくすることができる。従来の半導体装置の場合は、チャネル領域のドレイン側部分でのみ速度オーバーシュートが生じており、飽和電流値が増加しない。

【 0047】(第1 の実施形態) 以下、本発明に係る第 1 の実施形態について図面を参照しながら説明する。 【 0048】図1 は本発明の第1 の実施形態に係る半導 体装置であって、2 入力NAND回路となる相補型MO S 半導体装置の平面構成を示している。 図1 に示すよう に、p 型シリコンからなる半導体基板に設けられたn 型 MOSトランジスタ形成領域1 において、一方の入力端 子となる第1 のゲート 電極1 4 Aと他方の入力端子とな る第2のゲート電極16Aとが互いに平行に配置され、 n 型MOSトランジスタ形成領域1 における、第1 のゲ ート 電極1 4 A に対する第2 のゲート 電極1 6 A の反対 側の領域には、第1 のn 型ソース拡散層1 9 が形成さ れ、第1 のゲート 電極1 4 A と 第2 のゲート 電極1 6 A との間の領域には、第1 のn 型ドレイン拡散層2 0 と共 有される第2 のn 型ソース拡散層2 0 が形成され、第2 のゲート 電極1 6 A に対する第1 のゲート 電極1 4 Aの 反対側の領域には、第2 のn 型ドレイン拡散層2 1 が形 成されている。従って、2 つのn 型MOSトランジスタ は、第1 のn 型ドレイン拡散層20と第2のn 型ソース 拡散層20とが共有されて、直列に接続されている。第 1 のn 型ソース拡散層1 9 の上にはアルミ ニウムからな る第1 の配線2 5 が形成されて接地電位V ssが印加され ると共に、第2 のn 型ドレイン拡散層2 1 の上にはアル ミニウムからなり、回路の演算結果を出力する第2の配 線26Aが形成されている。

【 0 0 4 9 】 p 型MOSトランジスタ形成領域2 において、一方の入力端子となる第3 のゲート 電極1 4 B と他方の入力端子となる第4 のゲート 電極1 6 B とが互いに平行に形成され、p 型MOSトランジスタ形成領域2 における第3 のゲート電極1 4 B に対する第4 のゲート電極1 6 B の反対側の領域には、第1 のp 型ドレイン拡散

層3 7 が形成され、第3 のゲート 電極1 4 B と第4 のゲ ート 電極1 6 Bとの間の領域には、第1 のp 型ソース拡 散層38と共有される第2のp型ソース拡散層38が形 成され、第4 のゲート 電極1 6 B に対する第3 のゲート 電極14Bの反対側の領域には、第2のp型ドレイン拡 散層3 9 が形成されている。第1 のp 型ドレイン拡散層 37 及び第2 のp 型ドレイン拡散層39 の上には、それ ぞれアルミ ニウムからなる第3 の配線26B及び第4の 配線26℃が形成され、第2の配線26Aと接続される と共に、第1 及び第2 のp 型ソース拡散層3 8 の上には 10 アルミ ニウムからなる第5 の配線4 3 が形成されて電源 電位V deが印加される。これにより、2 つのp 型MOS トランジスタは並列に接続されていることが分かる。

【 0050】図2は図1のI -I 線における断面構成を 示し、図3 は図1 のエーエ線における断面構成を示して いる。

【 0051】図2 及び図3 において、図1 に示した構成 部材と同一の構成部材には同一の符号を付すことにより 説明を省略する。

【 0052】まず、図2に示すように、p 型シリコンか 20 らなる半導体基板1 1 の上には、LOCOS 膜等からな る素子分離領域12が形成され、該素子分離領域12に 囲まれたn型MOSトランジスタ形成領域1には、第1 のゲート 絶縁膜1 3 を介在させた第1 のゲート 電極1 4 A及び第2 のゲート 絶縁膜1 5 を介在させた第2 のゲー ト 電極1 6 Aが形成されている。 第1 のゲート 電極1 4 Aのゲート 長方向側の各側壁には第1 のゲート 側壁1 7 がそれぞれ形成され、第2 のゲート 電極1 6 Aのゲート 長方向側の各側壁には第2 のゲート 側壁1 8 がそれぞれ 形成されている。

【 0053】半導体基板11における第1のゲート電極 1 4 A の第1 のn 型ソース拡散層1 9 側の下方、すなわ ち、第1 のチャネル領域のソース側部分には、しきい値 制御用の第1 のp 型拡散層2 2 が形成されると共に、第 2 のゲート 電極1 6 A の第2 のn 型ソース拡散層2 0 側 の下方には、しきい値制御用の第2 のp 型拡散層2 3 が 形成されている。

【 0054】半導体基板1 1 の上には、第1 のn 型ソー ス拡散層1 9 及び第2 のn 型ドレイン拡散層2 1 を露出 する各コンタクトホールを有する層間絶縁膜24 が形成 40 されている。

【 0055】次に、図3 に示すように、p 型の半導体基 板11には、ヒ 素イオン等のn 型不純物が注入されてな るn 型ウエル拡散層1 1 a が形成されている。 該n 型ウ エル拡散層11aには、LOCOS膜等からなる素子分 離領域12 が形成され、該素子分離領域12 に囲まれた p 型MOSトランジスタ形成領域2 には、第3 のゲート 絶縁膜3 1 を介在させた第3 のゲート 電極1 4 B 及び第 4 のゲート 絶縁膜3 3 を介在させた第4 のゲート 電極1 6 B が形成されている。第3 のゲート 電極1 4 B のゲー 50

ト長方向側の各側壁には第3 のゲート 側壁3 5 がそれぞ れ形成され、第4のゲート電極16Bのゲート長方向側 の各側壁には第4のゲート 側壁36 がそれぞれ形成され ている。

【 0056】n 型ウエル拡散層1 1 a における第3 のゲ ート 電極14Bの下側部分、すなわち、第3のチャネル 領域にはしきい値制御用の第1 のn 型拡散層4 0 が均一 な不純物濃度で形成されると共に、第4 のゲート 電極1 6 Bの下側部分、すなわち、第4 のチャネル領域にはし きい値制御用の第2 のn 型拡散層4 1 が均一な不純物濃 度で形成されている。

【 0057】半導体基板11の上には、第1のp型ドレ イン拡散層3 7 、共有の第1 及び第2 のp 型ソース拡散 層38 並びに第2のp 型ドレイン拡散層39を露出する 各コンタクトホールを有する層間絶縁膜42が形成され ている。

【 0058】ここで、図4 に2 入力NAND回路の回路 構成を示し、図1 に示す構成要素と同一の構成要素には 同一の符号を付すことにより説明を省略する。図4 にお いて、14は第1のゲート電極14A及び第3のゲート 電極14Bと接続される第1の入力端子であり、16は 第2 のゲート 電極1 6 A 及び第4 のゲート 電極1 6 B と 接続される第2の入力端子であり、26は、第2の配線 26A、第3の配線26B及び第4の配線26Cと接続 される出力端子である。

【 0059】このように、本実施形態に係る2入力NA ND回路を構成する相補型半導体装置によると、n 型M OSトランジスタ形成領域1 において、キャリアとなる 電子は第1 のn 型ソース拡散層1 9 から共有の第1 のn 型ドレイン拡散層20及び第2のn型ソース拡散層20 を通って第2 のn 型ドレイン拡散層2 1 へと常に同一の 方向に流れる。

【 0060】さらに、半導体基板1 1 における第1 のゲ ート 電極14Aの下側部分及び第2のゲート 電極16A の下側部分には、それぞれ第1 のp 型拡散層2 2 及び第 2 のp 型拡散層2 3 が形成されているため、すなわち、 各チャネル領域のソース側部分におけるp 型不純物濃度 が、各チャネル領域のドレイン側よりも大きくなるよう に形成されているため、前述したように、チャネル領域 のp 型不純物濃度が均一な場合に比べて、MOSトラン ジスタの飽和電流値は大きくなると共に、ホットキャリ アの耐性が向上する。さらに、低電圧動作時において も、駆動力が極端に低下しない。

【0061】さらに、本実施形態の特徴として、第1の p 型拡散層22と第2のp 型拡散層23における高濃度 不純物領域が、第1 のn 型ソース拡散層1 9 と第2 のn 型ソース拡散層20の下方にまで及んでいないため、従 来のL D C 構造のMOSトランジスタと比較して、ソー ス・基板間の寄生容量が小さくなるので、動作速度が低 下せず、且つ、消費電力が低減される。

【0062】ここで、従来のLDC構造を有するMOSトランジスタの場合の問題点を説明する。図22に示すように、半導体基板211における第1のソース拡散層219及び第2のソース拡散層220の下方の領域には、パワーMOSにあっては耐圧を向上させる第1のp型拡散層222及び第2のp型拡散層223が形成され、且つ、これらp型拡散層222,223は、サブクォータミクロン領域以下では、短チャネル効果を抑制するために、その不純物濃度が1×10¹⁸cm⁻³以上となるように形成されている。このため、ソース・基板間の10pn接合の寄生容量が従来のLDD構造に比べて増大するので、NAND型のCMOS回路等のようにソース・基板間に電圧が印加される論理回路の場合には素子の速度が低下してしまう。

【0063】また、本実施形態の大きな特徴として、図1におけるn型MOSトランジスタ形成領域1に示すように、2つのn型MOSトランジスタは、ソース領域及びドレイン領域の方向が互いに同一であり、且つ、第1のゲート電極14A及び第2のゲート電極16Aは互いに平行に設けられているため、半導体基板11における第1のゲート電極14Aの下側部分及び第2のゲート電極16Aの下側部分に対して、それぞれしきい値制御用のp型不純物濃度に勾配を生じさせる第1のp型拡散層22及び第2のp型拡散層23を1つのマスクを用いた一度の拡散工程で製造できる。従って、n型MOSトランジスタ形成領域1の面積を低減し、且つ、高速動作と低消費電力とを実現できる半導体装置を容易に得ることができる。

【0064】一方、p型MOSトランジスタ形成領域2 において、第3のゲート電極14Bの下側に形成されて 30 いる第1 のn 型拡散層4 0 及び第4 のゲート 電極1 6 B の下側に形成されている第2 のn 型拡散層4 1 の不純物 濃度はゲート 長方向に均一に形成されている。 これによ り、並列に接続された2 つのp 型MOSトランジスタ は、ソース・ドレイン間に充分な電圧が印加されるた め、不均一なn 型拡散層によって駆動力を上げる必要が なく、また、製造プロセスも従来と同様の方法でよい。 【 0065】なお、本実施形態においては、2 入力NA ND回路を例に挙げたが、これに限らず、多入力NAN D回路であっても、さらには、直列に接続されたn型M 40 OSトランジスタが2 つ以上で構成される相補型半導体 装置であっても、低電圧動作時に、高駆動力で且つ寄生 容量が小さい相補型半導体装置を得ることができる。 【0066】以下、第1の実施形態に係る半導体装置の

製造方法について図面を参照しながら説明する。 【 0067】図5~図7は本発明の第1の実施形態に係る半導体装置の製造方法の工程順断面図を示している。 まず、図5(a)に示すように、p型シリコンからなる 半導体基板11の上には、n型MOSトランジスタ形成 領域1とp型MOSトランジスタ形成領域3とを互いに 50

分離するLOCOS 膜等からなる素子分離領域12を形成する。ここで、p型MOSトランジスタ形成領域3は必ずしもn型MOSトランジスタ形成領域1と対をなす素子とは限らない。その後、半導体基板11におけるn型MOSトランジスタ形成領域1をマスクする第1のレジストパターン44を形成した後、半導体基板11におけるp型MOSトランジスタ形成領域3にヒ素(As)イオン等のn型不純物イオンを注入してn型ウエル拡散層11aを形成し、続いて、ヒ素イオンを注入することにより、p型MOSトランジスタのしきい値制御用のn型拡散層45Aを形成する。なお、n型ウエル拡散層11aとn型拡散層45Aとの形成工程は、その順序を入れ替えてもよい。

【0068】次に、図5(b)に示すように、第1のレジストパターン44を除去した後、半導体基板11の上に、シリコン酸化膜等からなるゲート絶縁膜及びポリシリコン等からなる導電性膜を堆積し、該ゲート絶縁膜及び導電性膜に対して所定のパターニングを行なって、半導体基板11の上に、第1のゲート絶縁膜13を介在させた第1のゲート電極14A、第2のゲート絶縁膜15を介在させた第2のゲート電極16A、第3のゲート絶縁膜46を介在させた第3のゲート電極47及び第4のゲート絶縁膜48を介在させた第4のゲート電極49を形成する。

【 0069】次に、図6(a)に示すように、半導体基板11におけるn型MOSトランジスタ形成領域1をマスクする第2のレジストパターン50を形成した後、該第2のレジストパターン50、第3のゲート電極47及び第4のゲート電極49をマスクとして、半導体基板11におけるp型MOSトランジスタ形成領域3に対してp型の不純物イオン、例えば、BF2イオンを注入エネルギーが10KeVで注入ドーズ量が2.0×10¹⁴cm⁻²程度で注入することにより、浅いp型ソース・ドレイン拡散層51A,52A,53A(いわゆるエクステンション)をそれぞれ形成する。

【0070】次に、図6(b)に示すように、第2のレジストパターン50を除去した後、半導体基板11におけるp型MOSトランジスタ形成領域3をマスクする第3のレジストパターン54を形成し、該第3のレジストパターン54、第1のゲート電極14A及び第2のゲート電極16Aをマスクとして、半導体基板11におけるn型MOSトランジスタ形成領域1に対して、注入エネルギーが80KeVで注入ドーズ量が2.0×10¹³cm⁻²程度のBF2イオンを、基板面に垂直で且つゲート幅方向に平行な平面となす角度 θ が7度以上となるように第2のゲート電極16Aに対する第1のゲート電極14A側に傾きを持たせて注入することにより、しきい値電圧制御用の第1のp型拡散層22及び第2のp型拡散層23を、第1のゲート電極14A及び第2のゲート電極16Aの下側に不純物濃度が同一方向に向かって減少

するよう に形成する。従って、しきい値電圧制御用の第 1 のp 型拡散層2 2 及び第2 のp 型拡散層2 3 の不純物 濃度は、角度 θ が第2 のゲート 電極1 6 A に対して第1 のゲート 電極1 4 A側に7 度以上の傾きを持つため、第 1 のゲート 電極1 4 A 側から第2 のゲート 電極1 6 A 側 に向かうに連れて徐々に減少することになる。

【0071】ここで、前記の角度 8を7度以上に設定し ているのは、通常のイオン注入工程においても、イオン の注入角度は基板面に対して垂直ではなく法線に対して 最大で7 度程度傾斜させているためであり、従って、チ 10 ヤネル領域のソース側部分に濃度勾配を有するようにp 型拡散層を形成するには、角度 θ が7 度以上必要とな る。なお、角度 θ は、互いに平行に配置された第1のゲ ート 電極1 4 Aと第2 のゲート 電極1 6 Aとの間隔や高 さ方向の寸法によっても変わるが、第2のp型拡散層2 3 が第1 のゲート 電極1 4 A に遮蔽されてしまわない角 度がその上限となる。従って、デザインルール等に応じ て最適化する必要がある。

【 0 0 7 2 】続いて、図7 (a) に示すように、第3 の レジスト パターン54、第1のゲート電極14A及び第 20 2 のゲート 電極1 6 Aをマスクとして、半導体基板1 1 におけるn型MOSトランジスタ形成領域1に対して、 n 型不純物イオン、例えば、ヒ素イオンを注入エネルギ ーが10 Ke Vで注入ドーズ量が2.0×10 ¹⁴c m⁻² 程度で注入することにより、n 型MOSトランジスタ形 成領域1 に浅いn 型ソース・ドレイン拡散層1 9 A, 2 0A,21Aを形成する。

【 0073 】次に、図7(b)に示すように、第3のレ ジストパターン54を除去した後、半導体基板11の上 に全面にわたってシリコン酸化膜等からなる絶縁膜(図 30 示せず)を厚さが80nm程度に堆積し、該絶縁膜に対 して異方性ドライエッチングを行なって、第1のゲート 電極14A、第2のゲート電極16A、第3のゲート電 極47、第4のゲート電極49のゲート長方向側の各側 壁にそれぞれ、第1 のゲート 側壁1 7 、第2 のゲート 側 壁18、第3のゲート側壁55及び第4のゲート側壁5 6 を形成する。その後、半導体基板1 1 におけるn 型M OSトランジスタ形成領域1 をマスクする第4 のレジス トパターン(図示せず)を形成した後、該第4のレジス トパターン、第3 のゲート 電極4 7 及び第3 のゲート 側 40 壁5 5 、第4 のゲート 電極4 9 及び第4 のゲート 側壁5 6 をマスクとして、半導体基板1 1 におけるp 型MOS トランジスタ形成領域3 に対してBF 2 イオンを注入エ ネルギーが30 Ke Vで注入ドーズ量が2.0×10 15 c m-2程度で注入することにより、深いp 型ソース・ド レイン拡散層51B,52B,53Bを形成すると共 に、半導体基板11における第3のゲート電極47及び 第4 のゲート 電極4 9 の下側にしきい値制御用の不純物 濃度が均一な第1 のn 型拡散層4 5 B 及び第2 のn 型拡 散層45Cをそれぞれ形成する。

【0074】その後、第4のレジストパターンを除去し た後、半導体基板11におけるp型MOSトランジスタ 形成領域3 をマスクする第5 のレジスト パターン5 7 を 形成した後、該第5 のレジストパターン57、第1 のゲ ート 電極1 4 A 及び第1 のゲート 側壁1 7 、第2 のゲー ト 電極1 6 A 及び第2 のゲート 側壁1 8 をマスクとし て、半導体基板11におけるn型MOSトランジスタ形 成領域1 に対してヒ素イオンを注入エネルギーが40 K e Vで注入ドーズ量が6.0×10¹⁵c m⁻²程度で注入 することにより、深いn型ソース・ドレイン拡散層をそ れぞれ形成する。すなわち、n型MOSトランジスタ形 成領域1 における、第1 のゲート 電極1 4 A に対する第 2 のゲート 電極1 6 Aの反対側の領域に第1 のn 型ソー ス拡散層19を形成し、第1のゲート電極14Aと第2 のゲート 電極1 6 Aとの間の領域に第1 のn 型ドレイン 拡散層20と共有する第2のn型ソース拡散層20を形 成し、第2のゲート電極16Aに対する第1のゲート電 極14Aの反対側の領域に第2のn型ドレイン拡散層2 1を形成する。

【 0075】なお、n 型MOSトランジスタ形成領域1 におけるソース・ドレイン拡散層とp 型MOSトランジ スタ形成領域3 におけるソース・ドレイン拡散層とは形 成する順序を入れ替えてもよい。

【 0076】次に、図8に示すように、第5のレジスト パターン57を除去した後、半導体基板11の上に全面 にわたって層間絶縁膜24を堆積した後、n型MOSト ランジスタ形成領域1 における第1 のn 型ソース拡散層 19 の上にアルミニウムからなる第1 の配線25 を形成 し、第2 のn 型ドレイン拡散層2 1 の上にアルミ ニウム からなる第2の配線26Aを形成し、p型MOSトラン ジスタ形成領域3 におけるp 型ソース・ドレイン拡散層 51B,52B,53Bの上に、アルミニウムからなる 第3 の配線5 8 、第4 の配線5 9 及び第5 の配線6 0 を それぞれ形成する。

【 0077】前述したように、例えば、2 入力NAND 回路における直列接続されたn 型MOSトランジスタ対 の場合には、キャリアの方向は常に所定のソース側から 所定のドレイン側に向かう。従って、本実施形態に係る 半導体装置の製造方法によると、図6(b)に示すよう に、互いに平行に設けられた第1のゲート電極14A及 び第2 のゲート 電極1 6 Aをマスクとして、n 型MOS トランジスタ形成領域1 に対して、p 型不純物イオンを 基板面に垂直で且つゲート 幅方向に平行な平面となす角 度 θ が 7 度以上と なるよう にソース側からドレイン側に 傾きを持たせて注入することにより、半導体基板11に おける第1 のゲート 電極1 4 A 及び第2 のゲート 電極1 6 Aの下側の各チャネル領域に、ソース側からドレイン 側に徐々に不純物濃度が減少するよう にしきい値制御用 の第1 及び第2 のp 型拡散層2 2, 2 3 をそれぞれ形成 する。

40

【0078】このように、基板面の法線に対してソース 拡散層側に7 度以上の傾きを持たせてしきい値制御用の p 型不純物イオンを注入するため、注入されたしきい値 制御用のp型拡散層に、ソース拡散層側からドレイン拡 散層側に向けて不純物濃度が漸減する濃度勾配を有する n 型MOSトランジスタ対を一度の注入工程で容易に且 つ確実に形成することができる。

【 0079】また、半導体基板11における第1のn型 ソース拡散層1 9 及び第2 のn 型ソース拡散層2 0 の下 側の領域のp型不純物濃度は、チャネル領域のソース側 10 部分の不純物濃度に比べて低濃度に形成される。従っ て、従来のパワーMOSに用いられるLDC構造と異な り、ソース・基板間容量が小さくなるため、高速化と低 消費電力化とを図ることができる。

【0080】以上説明したように、直列に接続された複 数のMOSトランジスタからなり、キャリアが流れる方 向が定まっており、互いに平行となるゲート 電極を持つ ようにレイアウトされた論理回路において、素子形成領 域の縮小化、高駆動能力化及び低消費電力化を低コスト で実現できる。

【0081】(第2の実施形態)以下、本発明に係る第 2 の実施形態について図面を参照しながら説明する。

【 0082】図9は本発明の第2の実施形態に係る半導 体装置であって、2 入力NOR 回路となる相補型MOS 半導体装置の平面構成を示し、図1 0 は2 入力NOR 回 路の回路構成を示している。 図9 及び図1 0 において、 図1 に示す構成要素と同一の構成要素には同一の符号を 付すことにより説明を省略する。図10に示すように、 2 入力NOR 回路は、前述の第1 の実施形態に係る2 入 カNAND回路の各MOSトランジスタの導電型を互い 30 に反転させてなるため、2 つのp 型MOSトランジスタ が直列に接続されている。従って、図9 に示すように、 p 型シリコンからなる半導体基板に設けられたp 型MO Sトランジスタ形成領域2 において、第1 の入力端子1 4 に接続される第1 のゲート 電極1 4 Aと第2 の入力端 子に接続される第2のゲート電極16Aとが互いに平行 に配置され、p型MOSトランジスタ形成領域2におけ る、第1のゲート電極14Aに対する第2のゲート電極 16Aの反対側の領域には、第1のp型ソース拡散層9 1 が形成され、第1 のゲート 電極1 4 Aと第2 のゲート 電極16Aとの間の領域には、第1のp型ドレイン拡散 層92と共有される第2のp型ソース拡散層92が形成 され、第2のゲート電極16Aに対する第1のゲート電 極14Aの反対側の領域には、第2のp型ドレイン拡散 層93 が形成されている。

【0083】図示はしていないが、基板における図9の I A −I A 線の断面方向の第1 のゲート 電極1 4 A 及び 第2のゲート電極16Aの下側に形成される各チャネル 領域において、各チャネル領域のソース側部分における しきい値制御用のn型不純物濃度が、各チャネル領域の 50 ドレイン側よりも大きくなるように形成されているた め、該チャネル領域のn 型不純物濃度が均一な場合に比 べて、p型MOSトランジスタの飽和電流値は大きくな ると共に、ホットキャリアの耐性が向上する。さらに、 低電圧動作時においても、駆動力が極端に低下しない。 【0084】ここで、各チャネル領域のしきい値制御用 のn 型不純物濃度を不均一に形成する形成方法は、第1 の実施形態と同様に、n型不純物イオンを、基板面に垂 直で且つゲート幅方向に平行な平面となす角度 θ が7 度 以上となるように第2のゲート電極16Aに対する第1 のゲート 電極1.4 A側に傾きを持たせて注入している。 【 0085】また、図9 に示すように、n 型MOSトラ ンジスタ形成領域1 における並列に接続された2 つのn 型MOSトランジスタは、ソース・ドレイン間に充分な 電圧が印加されるため、しきい値制御用のp 型不純物拡 散層を不均一にして駆動力を上げる必要がなく、また、 製造プロセスも従来と同様の方法でよい。

【 0086】なお、本実施形態においては、2 入力NO R回路を例に挙げたが、これに限らず、多入力NOR回 路であっても、さらには、直列に接続されたp型MOS トランジスタが2 つ以上で構成される相補型半導体装置 であっても、低電圧動作時に、高駆動力で且つ寄生容量 が小さい相補型半導体装置を得ることができる。

【0087】以上説明したように、直列に接続された複 数のp 型MOSトランジスタからなり、キャリアが流れ る方向が定まっており、互いに平行となるゲート 電極を 持つようにレイアウトされた論理回路において、素子形 成領域の縮小化、高駆動能力化及び低消費電力化を低コ ストで実現できる。

【 0088】(第3の実施形態)以下、本発明に係る第 3 の実施形態について図面を参照しながら説明する。 【 0089】 一般に、すべての論理回路は1 つのp 型M OSトランジスタと1 つのn 型MOSトランジスタとが 直列に接続されてなるNOT回路(=インバータ回路) と、前述のNAND回路又はNOR回路のみの組み合わ せで表わすことができる。さらに、複数のMOSトラン ジスタの直列接続又は並列接続を適当に組み合わせるこ とにより、複雑な論理回路を一の論理ゲート回路で実現 でき、このような論理ゲート 回路を複合論理ゲート 回路 と呼ぶ。

【0090】図11は本発明の第3の実施形態に係る半 導体装置であって、複合論理回路のうちのAND-NO R回路となる相補型MOS 半導体装置の回路構成を示し ている。図11に示すように、AND-NOR回路にお いて、ゲート電極が第1の入力端子94Aと接続された 第1 のn 型MOSトランジスタ95と、ゲート 電極が第 2 の入力端子9 4 Bと接続された第2 のn 型MOSトラ ンジスタ96とが直列に接続され、ゲート電極が第3の 入力端子9 4 Cと接続された第3 のn 型MOSトランジ スタ97 が第1 及び第2 のn 型MOSトランジスタ9

5,96と並列に接続されている。

【0091】ゲート 電極が第1 の入力端子94Aと接続 された第1 のp 型MOSトランジスタ9 8 と、ゲート 電 極が第2 の入力端子9 4 Bと接続された第2 のp 型MO Sトランジスタ99とが並列に接続され、ゲート電極が 第3 の入力端子9 4 Cと接続された第3 のp 型MOSト ランジスタ100が第1及び第2のp型MOSトランジ スタ98,99の共通のソース電極と電源電圧端子V dd との間に直列に接続されている。出力端子9 4 Dは第1 ~第3 のn 型MOSトランジスタ95,96,97の共 10 通のドレイン電極及び第1 及び第2 のp 型MOSトラン ジスタ98,99の共通のドレイン電極に接続されてい

【 0092】第1 の入力端子9 4Aと第2 の入力端子9 4 B とに入力された信号に対して論理積(AND) 演算 が実行されると共に、演算された結果と第3の入力端子 94 Cに入力された信号とが論理和の否定(NOR) 演 算が実行され、演算結果が出力端子94Dに出力され

【0093】本実施形態に係るAND-NOR回路は、 p型シリコンからなる半導体基板に形成されており、直 列に接続された第1のn型MOSトランジスタ95と第 2 のn 型MOSトランジスタ96 とのゲート 電極同士が 互いに平行となるよう に設けられている。2 つのn 型M OSトランジスタ95,96 はゲート 電極下に形成され るチャネル領域を流れるキャリアの方向が常にソース側 からドレイン側へと向かう一方向であり、さらに、各チ ャネル領域のソース側部分におけるしきい値制御用のp 型不純物濃度が、各チャネル領域のドレイン側よりも大 きくなるように形成されているため、該チャネル領域の 30 p 型不純物濃度が均一な場合に比べて、n 型MOSトラ ンジスタの飽和電流値は大きくなると共に、ホットキャ リアの耐性が向上する。さらに、低電圧動作時において も、駆動力が極端に低下しない。

【0094】なお、本実施形態においては、複合論理ゲ ート 回路としてAND -NOR 回路を例に挙げたが、こ れに限らず、他の複合論理ゲート 回路であっても、低電 圧動作時に、高駆動力で且つ寄生容量が小さい相補型半 導体装置を得ることができる。

【0095】(第4の実施形態)以下、本発明に係る第 40 4 の実施形態について図面を参照しながら説明する。

【0096】論理回路には、これまでに述べてきたよう な定常的に入力に応じて信号が保持されるスタティック 形回路と、外部からのクロック信号の制御により周期的 に動作するダイナミック形回路とがある。本実施形態に おいては、クロック信号により制御されるクロックトイ ンバータ回路を扱う。

【 0097】図12は本発明の第4の実施形態に係る半 導体装置であって、クロックト インバータ回路となる相 補型MOS 半導体装置の平面構成を示し、図13 はクロ 50

ックトインバータ回路の回路構成を示している。図13 に示すように、クロックトインバータ回路は、互いのゲ ート 電極が入力端子103に接続され、互いのドレイン 電極が出力端子1 0 4 に接続された第1 のp 型MOSト ランジスタ101と第2のn 型MOSトランジスタ10 2とからなるインバータを有している。該インバータに は、第1 のp 型MOSトランジスタ101のソース電極 と電源電圧端子105との間に、クロック相補信号線1 06からの制御を受ける第2のp型MOSトランジスタ 107が直列に接続されると共に、第1のn型MOSト ランジスタ102のソース電極と接地電圧端子108と の間に、クロック信号線109からの制御を受ける第2 のn型MOSトランジスタ110が直列に接続されてい

【0098】構造的な特徴として、図12の平面図に示 すよう に、p 型シリコンからなる 半導体基板に設けられ たp 型MOSトランジスタ形成領域2 において、入力端 子103と接続された第1のp型トランジスタ101の 第1 のゲート 電極1 0 3 Aと、クロック 相補信号線1 0 6と接続された第2のp型MOSトランジスタ107の 第2のゲート電極106Aとは互いに平行に配置され、 入力端子1 0 3 と接続された第1 のn 型トランジスタ1 02の第3のゲート電極103Bと、クロック信号線1 09と接続された第2 のn 型MOSトランジスタ110 の第4 のゲート 電極1 0 9 Aとは互いに平行に配置され ている。

【 0099】さらに、p 型MOSトランジスタ形成領域 2 における、第2 のゲート 電極1 0 6 A に対する第1 の ゲート 電極1 0 3 Aの反対側の領域には、第1 のp 型ソ ース拡散層1 1 1 が形成され、第1 のゲート 電極1 0 3 Aと第2のゲート電極106Aとの間の領域には、第1 のp 型ドレイン拡散層1 1 2 と 共有される 第2 のp 型ソ ース拡散層112が形成され、第1のゲート電極103 Aに対する第2のゲート電極106Aの反対側の領域に は、第2 のp 型ドレイン拡散層1 1 3 が形成されてい

【 0100】一方、n 型MOSトランジスタ形成領域1 における、第4 のゲート 電極1 0 9 A に対する第3 のゲ ート 電極1 0 3 B の反対側の領域には、第1 のn 型ソー ス拡散層1 1 4 が形成され、第3 のゲート 電極1 0 3 B と第4のゲート電極109Aとの間の領域には、第1の n 型ドレイン拡散層1 15と共有される第2のn型ソー ス拡散層1 1 5 が形成され、第3 のゲート 電極1 0 3 B に対する第4のゲート電極109Aの反対側の領域に は、第2 のn 型ドレイン拡散層1 1 6 が形成されてい る。

【 0 1 0 1 】ここで、図1 3 を用いて、クロックトイン パータ回路の動作を説明すると、入力端子103にロー レベルの信号が入力され、且つ、クロックパルスCPが ハイレベルのときにはクロック 相補信号/CP がローレ

30

ベルとなるので、電源電圧端子105から出力端子104に向かって電流が流れてハイレベルとなる信号が出力される。逆に、入力端子103にハイレベルの信号が入力され、且つ、クロックパルスCPがハイレベルのときには、出力端子104から接地電圧端子108に向かって電流が流れることによりローレベルとなる信号が出力される。このように、直列に接続された第1及び第2のp型MOSトランジスタ101,107並びに直列に接続された第1及び第2のn型MOSトランジスタ102,110は、それぞれキャリアが流れる方向が常に一10定である。

27

【0102】本実施形態の構造上の特徴として、基板における図12のIB-IB線の断面方向の第1のゲート電極103A及び第2のゲート電極106Aの下側に形成される各p型チャネル領域において、各p型チャネル領域のソース側部分におけるしきい値制御用のn型不純物濃度が、各p型チャネル領域のドレイン側よりも大きくなるように形成されている。同様に、基板における図12のIB-IIB線の断面方向の第3のゲート電極103B及び第4のゲート電極109Aの下側に形成される各n型チャネル領域において、各n型チャネル領域のソース側部分におけるしきい値制御用のp型不純物濃度が、各n型チャネル領域のドレイン側よりも大きくなるように形成されている。

【 0103】これにより、第1及び第2のp型MOSトランジスタ101,107のp型チャネル領域のn型不純物濃度が均一な場合に比べて、各p型MOSトランジスタ101、107の飽和電流値は大きくなると共に、ホットキャリアの耐性が向上する。さらに、低電圧動作時においても、駆動力が極端に低下しない。このことは、第1及び第2のn型MOSトランジスタ102,110についても同様である。

【 0104】なお、各チャネル領域のしきい値制御用の 不純物濃度を不均一に形成する形成方法は第1の実施形態と同様である。

【 0105】また、本実施形態においては、C MOSを用いたダイナミック形回路にクロックトインバータ回路を例に挙げたが、これに限らず、インバータ回路部をN AND回路又はNOR回路に置き換えたダイナミック形回路であっても、低電圧動作時に、高駆動力で且つ寄生 40 容量が小さい相補型半導体装置を得ることができる。

【 0106】以上説明したように、直列に接続された複数のp 型又はn 形MOSトランジスタからなり、キャリアが流れる方向が定まっており、互いに平行となるゲート電極を持つようにレイアウトされた論理回路において、素子形成領域の縮小化、高駆動能力化及び低消費電力化を低コストで実現できる。

【 0107】(第5の実施形態)以下、本発明に係る第5の実施形態について図面を参照しながら説明する。

【 0108】論理回路には、NAND回路やNOR回路 50

等の組み合わせ論理回路以外に順序論理回路がある。順序論理回路は、出力値が現在の入力値だけでなく過去の出力値にも依存しており、何らかの記憶回路を含む。この記憶回路の基本となる回路がフリップフロップ回路であり、その機能に応じて、データラッチフリップフロップ回路、トグルフリップフロップ回路及びセットリセットフリップフロップ回路等がある。

【 0109】図14は本発明の第5の実施形態に係る半 導体装置であって、データラッチフリップフロップ回路 となる相補型MOS 半導体装置の回路構成を示してい る。図14に示すように、入力端子121に接続され、 入力信号をクロックパルスCP に同期して反転させ、反 転した信号を出力する第1のクロックトインバータ回路 122と、第1のクロックトインバータ回路122の出 力側に接続され、入力された信号を反転させて出力する 第1 のインバータ回路1 2 3 と、第1 のインバータ回路 123の出力信号を受け、該出力信号をクロックパルス CPに同期して反転させ、第1のインバータ回路123 の入力側に戻す第2のクロックトインバータ回路124 と、第1のインバータ回路123の出力側に接続され、 入力された信号をクロックパルスCP に同期して反転さ せ、反転した信号を第1の出力端子128Aに出力する 第3 のクロックトインバータ回路1 25 と、第3 のクロ ックトインバータ回路125の出力側に接続され、入力 された信号を反転させて第2の出力端子128日に出力 する第2のインバータ回路126と、第2のインバータ 回路126の出力信号を受け、該出力信号をクロックパ ルスCPに同期して反転させ、第2のインバータ回路1 26の入力側に戻すと共に第1の出力端子128Aに出 力する第4のクロックトインバータ回路127とから構 成されている。

【0110】このように構成されたデータラッチフリッ プフロップ回路の動作を説明すると、入力端子121に ハイレベルの信号が入力されているとすると、第1のク ロックパルスで、第1 のクロックトインバータ回路12 2と第1のインバータ回路123との間のノードの電位 がローレベルとなると共に、第1 のインバータ回路1 2 3と第3のクロックトインバータ回路125との間のノ ードの電位がハイレベルとなる。次に、第2のクロック パルスが入力されると、第1の出力端子128Aに入力 信号の相補信号となるローレベルの信号が出力されると 共に、第2の出力端子128Bに入力信号と同一のハイ レベルの信号が出力される。従って、第1のクロックパ ルスに対して1 サイクル分遅れて、すなわち、入力信号 が1 サイクル間ラッチされ、第1 の出力端子1 28 Aに は入力信号の相補信号が、第2の出力端子には入力信号 と同一極性の信号がそれぞれ出力されることになる。

【 0 1 1 1 】 ここで、第1 〜第4 のクロックトインバー タ回路1 2 2 , 1 2 4 , 1 2 5 , 1 2 7 には、前述の第 5 の実施形態に示した構成を持たせているため、低電圧

動作時であっても、高駆動力で且つ寄生容量が小さいデ ータラッチフリップフロップ回路を得ることができる。 【0112】なお、本実施形態においては、データラッ チフリップフロップ回路を例に挙げたが、これに限ら ず、トグルフリップフロップ回路やセットリセットフリ ップフロップ回路においても、インバータ回路、多入力 NAND回路、多入力NOR回路、クロックトインバー タ回路、伝達ゲート 回路又は複合論理回路を用いて構成 でき、これらの構成要素となる各論理回路に第1の実施 形態に示した発明、すなわち、直列に接続された複数の MOSトランジスタからなり、キャリアが流れる方向が 定まっており、互いに平行となるゲート 電極を持つよう にレイアウトされた論理回路において、各チャネル領域 のしきい値制御用の不純物濃度を不均一に形成するとい う発明を適用すれば、同様の効果を得ることができる。 【 0113】(第6 の実施形態)以下、本発明に係る第 6 の実施形態について図面を参照しながら説明する。

【 0114】典型的な半導体メモリ回路であるダイナミックランダムアクセスメモリ(DRAM)回路は、多数のメモリ素子が行列状に配列されてなるメモリセルアレイ部と、該メモリセルアレイ部に対して入出力を制御する周辺回路部及び入出力インターフェイス回路部とから構成される。周辺回路部のうちの代表的な回路ブロックを構成するデューダは、入出力インターフェイス回路部のアドレスバッファからN組(Nは整数とする。)及びM組(Mは整数とする。)のアドレス信号を受け、2 ペ本の行線及び2 ペ本の列線のうちからメモリセルアレイ部のメモリセルを特定するための、行及び列からなる1組のアドレスを選択する論理回路群である。

【 0115】図15は本発明の第6の実施形態に係る半 30 導体装置であって、8 ビット デューダ回路となる相補型 MOS 半導体装置の回路構成を示している。図15に示すように、例えば、行アドレスとしての入力端子A1~A8に8 ビットの入力信号が入力され、2 ⁸ 本すなわち256本の出力端子群B1~B256のうちから1本が選択される。また、8 ビット デューダ回路は、入力端子A1~A8にそれぞれ接続された8個のインバータ回路131、該インバータ回路131の出力側に接続された16個の2入力NAND回路132、該2入力NAND回路132の出力側に接続された64個の3入力NAN 40 D回路133及び該3入力NAND回路133の出力側に接続された256個の2入力NOR回路134から構成されている。

【 0116】ここで、2入力NAND回路132及び3入力NAND回路133は前述の第1の実施形態に示した構成を有しており、2入力NOR回路134は前述の第2の実施形態に示した構成を有しているため、低電圧動作時であっても、高駆動力で且つ寄生容量が小さいデコーダ回路を得ることができる。

【 0117】なお、本実施形態においては、8ビットデ 50

コーダ回路を例に挙げたが、これに限らず、8 ビット以外のマルチビットデコーダ回路においても、インバータ回路、多入力NAND回路、多入力NOR回路を用いて構成でき、これらの構成要素となる各論理回路に、第1の実施形態に詳述した発明を適用すれば、同様の効果を得ることができる。

【 0118】(第7の実施形態)以下、本発明に係る第7の実施形態について図面を参照しながら説明する。

【 0 1 1 9 】前述の第1 から第6 の実施形態は、NAN D回路やNOR 回路のように、直列に接続された複数の一導電型のMOSトランジスタのキャリアが流れる方向が一方向に定まっており、且つ、互いに平行となるゲート電極を持つようにレイアウトされた論理回路を対象にして、該ゲート電極の下側に形成されるチャネル領域のしきい値制御用の不純物濃度を複数の一導電型のMOSトランジスタのそれぞれの駆動能力を高めるように濃度勾配を持たせている。

【 0120】第7の実施形態においては、直列に接続されていない複数の一導電型のMOSトランジスタであって、互いに平行となるゲート電極を持つようにレイアウトされた論理回路を対象にして、複数の一導電型のMOSトランジスタのうちのキャリアが流れる方向が一方向に定まっているMOSトランジスタの駆動能力を高めるように、該MOSトランジスタのチャネル領域の不純物 濃度を濃度勾配を持つように形成している。

【 0 1 2 1 】図1 6 は本発明の第7 の実施形態に係る半導体装置であって、伝達ゲート 回路となる相補型MOS 半導体装置の平面構成を示している。図1 6 に示すよう に、p型シリコンからなる半導体基板には、第1 のn型 MOSトランジスタ4 Aと第1 のp型MOSトランジス タ5 Aとからなるインバータ回路6 と、第2 のn型MO Sトランジスタ4 Bと第2 のp型MOSトランジスタ5 Bとからなる転送ゲート回路7とが形成されている。

【 0122】インバータ回路6における第1のn型MOSトランジスタ4Aには、ポリシリコン等の導電性膜からなり、インバータ回路6の一方の制御端子となる第1のゲート電極64Aが形成され、該第1のゲート電極64Aのゲート長方向側には、ヒ素イオン等が注入されてなる第1のn型ソース拡散層69及び第1のn型ドレイン拡散層70がそれぞれ形成されている。アルミニウムからなり、接地電位Vssが印加される第1の配線75Aは第1のn型ソース拡散層69に接続されると共に、第1の配線75Aと同電位に印加される第2の配線75B及び第3の配線75Cは基板に接続されて基板電位を接地電位Vssに制御している。

【 0123】インバータ回路6 における第1 のp 型MO Sトランジスタ5 Aには、ポリシリコン等の導電性膜からなり、インバータ回路6 の他方の制御端子となる第2 のゲート 電極6 4 B が形成され、該第2 のゲート 電極6 4 B のゲート 長方向側には、ホウ素イオン等がそれぞれ

注入されてなる第1のp型ソース拡散層84及び第1のp型ドレイン拡散層85が形成されている。アルミニウムからなり、電源電位Vdが印加される第4の配線90Aは第1のp型ソース拡散層84に接続されると共に、第4の配線90Aと同電位に印加される第5の配線90B及び第6の配線90Cは基板に接続されて基板電位を電源電位Vd公に制御している。

【 0124】また、共にアルミニウムからなり、第1のn型MOSトランジスタ4Aの第1のn型ドレイン拡散層70に接続される第7の配線76Aと、第1のp型M 10OSトランジスタ5Aの第1のp型ドレイン拡散層85に接続される第8の配線76Bとは、転送ゲート回路7側に共通に接続される。

【 0125】このように、第1のn型MOSトランジスタ4A及び第1のp型MOSトランジスタ5Aからなるインバータ回路6は、常にキャリアが流れる方向が一定である。

【 0126】一方、転送ゲート回路7 における第2 のn型MOSトランジスタ4 B には、ポリシリコン等の導電性膜からなり、転送ゲート回路7 の一方の制御端子とな 20る第3 のゲート電極6 6 A が形成され、該第3 のゲート電極6 6 A のゲート長方向側には、ヒ素イオン等が注入されてなる第2 のn型ソース拡散層71及び第2 のn型ドレイン拡散層72 がそれぞれ形成されている。

【 0127】転送ゲート 回路7 における第2 のp 型MO Sトランジスタ5 B には、ポリシリコン等の導電性膜からなり、転送ゲート 回路7 の他方の制御端子であって、インバータ回路6 の出力値を受ける第4 のゲート 電極8 1 が形成され、該第4 のゲート 電極8 1 のゲート 長方向側には、ホウ素イオン等がそれぞれ注入されてなる第2 のp 型ソース拡散層8 6 及び第2 のp 型ドレイン拡散層8 7 が形成されている。

【 0 1 2 8 】また、共にアルミニウムからなり、第2 の n 型MOSトランジスタ4 B の第2 のn 型ソース拡散層 7 1 に接続される第9 の配線7 7 A と、第2 のp 型MO Sトランジスタ5 B の第2 のp 型ソース拡散層8 6 に接続される第1 0 の配線7 7 B とは、共通に接続されて論理回路の第1 の入出力端子7 7 C に接続される。同様に、共にアルミニウムからなり、第2 のn 型MOSトランジスタ4 B の第2 のn 型ドレイン拡散層7 2 に接続される第1 1 の配線7 8 A と、第2 のp 型MOSトランジスタ5 B の第2 のp 型ドレイン拡散層8 7 に接続される第1 2 の配線7 8 B とは、共通に接続されて論理回路の第2 の入出力端子7 8 C に接続される。

【 0129】従って、第1の入出力端子77C及び第2の入出力端子78Cに印加される電圧値、すなわち、論理値に応じて第2のn型MOSトランジスタ4Bにおける第2のn型ソース拡散層71と第2のn型ドレイン拡散層72とは、キャリアが双方向に流れる。同様に、第2のp型MOSトランジスタ5Bにおいてもキャリアは50

双方向に流れる。

【0130】このように、第2のn型MOSトランジスタ4B及び第2のp型MOSトランジスタ5Bからなり、双方向にデータが流れる転送ゲート回路7の場合は、第1及び第2の入出力端子77C,78Cに入力されるデータ値に応じてキャリアが流れる方向が変わる。【0131】ここで、図17に伝達ゲート回路の回路構成を示し、図16に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図17において、64は第1のゲート電極64A及び第2のゲート電極64Bに接続される制御端子であり、75は第1の配線75A、第2の配線75B及び第3の配線75Cと接続される接地電圧端子であり、90は第4の配線90A、第5の配線90B及び第6の配線90Cと接続される電源電圧端子である。

【 0132】また、図18は図16のIII —III 線における断面構成を示し、図19は図16のIV—IV線における断面構成を示している。

【 0133】図18及び図19において、図16に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

【0134】まず、図18に示すように、p型シリコンからなる半導体基板61の上には、LOCOS膜等からなる素子分離領域62が形成されており、該素子分離領域62に囲まれてなる第1のn型MOSトランジスタ4Aは、第1のゲート絶縁膜63を介在させた第1のゲート電極64Aと該第1のゲート電極64Aのゲート長方向の各側壁に形成された絶縁膜からなる第1のゲート側壁67とを有している。半導体基板61における第1のゲート電極64Aの下側の領域、すなわち、第1のチャネル領域には、第1のn型ソース拡散層69側から第1のn型ドレイン拡散層70側に向かうに連れてしきい値制御用のp型不純物濃度が徐々に小さくなる第1のp型拡散層73Aが形成されている。

【 0135】素子分離領域62に囲まれてなる第2のn型MOSトランジスタ4Bは、第3のゲート絶縁膜65を介在させた第3のゲート電極66Aと該第3のゲート電極66Aのゲート長方向の各側壁に形成された絶縁膜からなる第3のゲート側壁68とを有している。半導体基板61における第3のゲート電極66Aの下側の領域、すなわち、第3のチャネル領域には、第2のn型ソース拡散層71側から第2のn型ドレイン拡散層72側に向かうに連れてしきい値制御用のp型不純物濃度が徐々に小さくなる第2のp型拡散層73Bが形成されている。

【 0136】次に、図19に示すように、半導体基板6 1の上に形成された素子分離領域62に囲まれ、且つ、 半導体基板61のn型ウエル拡散層61aに形成された 第1のp型MOSトランジスタ5Aは、第2のゲート絶 縁膜79を介在させた第2のゲート電極64Bと該第2

のゲート電極6 4 B のゲート 長方向の各側壁に形成された絶縁膜からなる第2 のゲート 側壁8 2 とを有している。半導体基板6 1 における第2 のゲート電極6 4 B の下側の領域、すなわち、第2 のチャネル領域には、第1のp型ソース拡散層8 4 側から第1 のp型ドレイン拡散層8 5 側に向かうに連れてしきい値制御用のn型不純物濃度が徐々に小さくなる第1 のn型拡散層8 8 A が形成されている。

【 0 1 3 7 】 同様に、半導体基板6 1 のn 型ウエル拡散 層6 1 a に形成された第2 のp 型MOSトランジスタ5 B は、第4 のゲート 絶縁膜8 0 を介在させた第4 のゲート 電極8 1 と該第4 のゲート 電極8 1 のゲート 長方向の 各側壁に形成された絶縁膜からなる第4 のゲート 側壁8 3 とを有している。半導体基板6 1 における第4 のゲート 電極8 1 の下側の領域、すなわち、第4 のチャネル領域には、第2 のp 型ソース拡散層8 6 側から第2 のp 型ドレイン拡散層8 7 側に向かうに連れてしきい値制御用のn 型不純物濃度が徐々に小さくなる第2 のn 型拡散層8 8 B が形成されている。

【 0138】本実施形態に係る伝達ゲート 回路を構成す 20 る相補型半導体装置は、インバータ 回路6 を構成する第 1 のn 型MOSトランジスタ4 Aにおいては、キャリアである電子は第1 のn 型ソース拡散層6 9 から第1 のn 型ドレイン拡散層7 0 へと常に同一の方向に流れる。同様に、インバータ 回路6 を構成する第1 のp 型MOSトランジスタ5 Aにおいては、キャリアであるホールは第 1 のp 型ソース拡散層8 4 から第1 のp 型ドレイン拡散 層8 5 へと常に同一の方向に流れる。

【 0 1 3 9 】以上説明したように、キャリアが流れる方向が一定である第1 のn 型MOSトランジスタ4 A及び 30 第1 のp 型MOSトランジスタ5 Aにおける各チャネル領域のソース側部分には、それぞれ第1 のp 型拡散層7 3 A及び第1 のn 型拡散層8 8 Aが形成されているため、しきい値制御用のp 型不純物濃度が、各チャネル領域のドレイン側よりも大きくなるので、チャネル領域のp 型不純物濃度が均一な場合に比べて、MOSトランジスタの飽和電流値は大きくなると共に、ホットキャリアの耐性が向上する。さらに、低電圧動作時においても、駆動力が極端に低下しない。

【 0140】さらに、本実施形態の特徴として、第1の 40 n型MOSトランジスタ4Aの第1のp型拡散層73Aと第1のp型MOSトランジスタ5Aの第1のn型拡散層88Aとにおける各高濃度不純物領域が、共に第1のn型ソース拡散層69及び第1のp型ソース拡散層84の下方にまで及んでいないため、従来のLDC構造のMOSトランジスタと比較して、ソース・基板間の寄生容量が小さくなるので、動作速度が低下せず、且つ、消費電力が低減される。

【 0141】また、本実施形態の大きな特徴として、図 16に示すように、インバータ回路6を構成する第1の 50

n型MOSトランジスタ4Aと転送ゲート回路7を構成 する第2 のn 型MOSトランジスタ4 Bとに着目する と、キャリアが流れる方向が定まっている第1 のn 型M OSトランジスタ4 Aの第1 のゲート 電極6 4 Aと、キ ャリアが流れる方向が定まっていない第2 のn 型MOS トランジスタ4Bの第3のゲート電極66Aとは互いに 平行に配置されている。さらに、図18の構成断面図に 示すように、第1 のn 型MOSトランジスタ4 Aにおけ るチャネル領域のソース側部分と、第2のn型MOSト ランジスタ4Bにおけるチャネル領域のソース側部分と は、共に高濃度のp型拡散層73A,73Bが形成され ている。従って、しきい値制御用のp 型不純物濃度にそ れぞれ濃度勾配を生じさせる第1 のp 型拡散層73A及 び第2 のp 型拡散層7 3 Bを1 つのマスクを用いた一度 の拡散工程で製造できるため、第1及び第2のn型MO Sトランジスタ4A,4Bの面積を低減し、且つ、高速 動作と低消費電力とを実現できる半導体装置を容易に得 ることができる。

34

【0142】このことは、相補型回路の特徴として、イ ンバータ回路6 を構成する第1 のp 型MOSトランジス タ5 Aと、転送ゲート 回路7 を構成する第2 のp 型MO Sトランジスタ5 B についても 同様のことがいえる。 【 0143】但し、転送ゲート 回路7 を構成する第2 の n 型MOSトランジスタ4B及び第2のp 型MOSトラ ンジスタ5 B において、しきい値制御用の不純物拡散層 がチャネル領域で不均一であっても、電気特性に悪影響 はない。それは、ソース側の不純物濃度が大きくなる場 合には、インバータ回路6と同様に、ソース側において キャリアの速度オーバーシュートが起こるため電気特性 が向上し、また、ドレイン側の不純物濃度が大きくなる 場合には、ソース側におけるキャリアの速度オーバーシ ュートは起こらないものの、均一な不純物濃度の場合と 比べて電気特性が劣化することがないからである。 【0144】なお、本実施形態においては、キャリアが 流れる方向が一方向となる回路にインバータ回路6を用 い、双方向となる回路に転送ゲート回路7を用いたが、

【0145】以下、前記のように構成された半導体装置の製造方法を説明する。

これに限るものではない。

【0146】本実施形態に係る伝達ゲート回路となる半導体装置は、第1の実施形態と同様の製造方法を用いて実現できる。その特徴的な点のみを説明すると、図16の平面図に示すようなレイアウトを採用するため、第1のn型MOSトランジスタ4Aの第1のゲート電極64Aと、第2のn型MOSトランジスタ4Bの第3のゲート電極66Aとは互いに平行に配置されている。従って、第1の実施形態における図5(b)に示す方法と同様にして、p型不純物イオンとなるBF2イオンを、基板面に垂直で且つゲート幅方向に平行な平面となす角度 θが7度以上となるように第3のゲート電極66Aに対

30

35

する第1のゲート電極64A側に傾きを持たせて注入することにより、本発明の特徴である、濃度勾配を有する第1のp型拡散層73A及び第2のp型拡散層73Bを一度の注入工程で形成する。

【 0147】同様に、第1のp型MOSトランジスタ5 Aの第2のゲート電極64Bと、第2のp型MOSトランジスタ5Bの第4のゲート電極81とは互いに平行に配置されているので、n型不純物イオンとなるヒ素イオンを、基板面に垂直で且つゲート幅方向に平行な平面となす角度 6が7 度以上となるように第4のゲート電極81に対する第2のゲート電極64B側に傾きを持たせて注入することにより、本発明の特徴である、濃度勾配を有する第1のn型拡散層88A及び第2のn型拡散層88Bを一度の注入工程で形成することができる。

【 0148】このように、基板面の法線に対してソース 拡散層側に7度以上の傾きを持たせてしきい値制御用拡 散層の不純物イオンを注入するため、該しきい値制御用 拡散層に、ソース拡散層側からドレイン拡散層側に向け てしきい値制御用拡散層の不純物濃度が漸減する濃度勾 配を有するMOSトランジスタ対を一度の注入工程で容 20 易に且つ確実に形成することができる。

【 0149】また、半導体基板61における第1のn型ソース拡散層69及び第2のn型ソース拡散層71の下側の領域のp型不純物濃度並び第1のp型ソース拡散層84及び第2のp型ソース拡散層86の下側の領域のn型不純物濃度は、各チャネル領域のソース側部分の不純物濃度に比べて低濃度に形成される。従って、従来のパワーMOSに用いられるLDC構造と異なり、ソース・基板間容量が小さくなるため、高速化と低消費電力化とを図ることができる。

【 0150】以上説明したように、一導電型の複数のM OSトランジスタからなり、複数のMOSトランジスタ のうちの一のMOSトランジスタはキャリアが流れる方向が定まっており、互いに平行となるゲート電極を持つようにレイアウトされた論理回路において、素子形成領域の縮小化、高駆動能力化及び低消費電力化を低コストで実現できる。

【 0151】(第8 の実施形態)以下、本発明に係る第8 の実施形態について図面を参照しながら説明する。

【 0152】ダイナミック形論理回路の一例として第4の実施形態に挙げた、2つのp型MOSトランジスタと2つのn型MOSトランジスタとからなるクロックトインバータ回路の他に、2つのインバータ回路と転送ゲート回路を組み合わせてクロックトインバータ回路を構成することもできる。

【 0153】図20は本発明の第8の実施形態に係る半 導体装置であって、クロックトインバータ回路となる相 補型MOS半導体装置の回路構成を示している。図20 に示すように、クロック信号入力端子135からのクロ ックパルスCPを受け、互いのドレイン電極が接続され50

た第1のp型MOSトランジスタ136と第1のn型MOSトランジスタ137とからなり、入力されたクロックパルスCPを反転させた相補クロックパルス/CPを生成して出力する第1のインバータ回路8と、入力端子138からの入力信号を受け、互いのドレイン電極が接続された第2のp型MOSトランジスタ139と第2のn型MOSトランジスタ140とからなり、入力信号を反転させた反転信号を出力する第2のインバータ回路9と、第3のp型MOSトランジスタ141と第3のn型MOSトランジスタ142とが並列に接続されてなり、第3のn型MOSトランジスタ142がクロックパルスCPの制御を受ける一方、第3のp型MOSトランジスタ141がクロックパルスCPの制御を受ける一方、第3のp型MOSトランジスタ141がクロックパルスCPの相補信号/CPを受け、反転信号を出力端子143に出力する転送ゲート回路10とから構成される。

【 0 1 5 4 】本実施形態に係るクロックトインバータ回路は、第1 のp型MOSトランジスタ1 3 6 及び第2 のp型MOSトランジスタ1 3 9 のキャリアの流れる方向が、ソース電極側からドレイン電極側への一方向であり、同様に、第1 のn型MOSトランジスタ1 3 7 及び第2 のn型MOSトランジスタ1 4 0 のキャリアの流れる方向が、ソース電極側からドレイン電極側への一方向と定まっている。一方、転送ゲート回路1 0 における第3 のp型MOSトランジスタ1 4 1 及び第3 のn型MOSトランジスタ1 4 2 は入力信号の値に応じてキャリアの流れる方向が変わる。

【0155】従って、第1~第3のp型MOSトランジスタ136,139,141の互いのゲート電極が平行となるようにレイアウトされると共に、各ゲート電極の下側に形成されるp型チャネル領域のソース側部分におけるしきい値制御用のn型不純物濃度が、該p型チャネル領域のドレイン側よりも大きくなるように形成されており、また、第1~第3のn型MOSトランジスタ137,140,142の互いのゲート電極が平行となるようにレイアウトされると共に、各ゲート電極の下側に形成されるn型チャネル領域のソース側部分におけるしきい値制御用のp型不純物濃度が、該n型チャネル領域のドレイン側よりも大きくなるように形成されていると、低電圧動作時に、高駆動力で且つ寄生容量が小さいクロックトインバータ回路を得ることができる。

【 0 1 5 6 】ここで、各p 型及びn 型チャネル領域のしきい値制御用の不純物濃度を不均一に形成する形成方法は、第7 の実施形態と同様に、各不純物イオンを、基板面に垂直で且つゲート幅方向に平行な平面となす角度 θが7 度以上となるように一のゲート電極に隣接する他のゲート電極側に傾きを持たせてそれぞれ注入すればよい

【 0157】なお、本実施形態においては、クロックトインバータ回路を例に挙げたが、これに限らず、インバータ回路部をNAND回路又はNOR回路に置き換えた

ダイナミック形回路であってもよい。

【 015.8.】 (第9の実施形態)以下、本発明に係る第9の実施形態を説明する。

【 0159】第5の実施形態においては、図14に示すデータラッチフリップフロップ回路における各クロックトインバータ回路122,124,125,127に第4の実施形態のクロックトインバータ回路を用いて構成した。

【 0160】本実施形態においては、図14に示すデータラッチフリップフロップ回路の各クロックトインバー 10 タ回路122,124,125,127に、前述の第8 の実施形態のクロックトインバータ回路を用いる構成としており、これにより、低電圧動作時に、高駆動力で且つ寄生容量が小さいデータラッチフリップフロップ回路を得ることができる。

【0161】なお、本実施形態においては、データラッチフリップフロップ回路を例に挙げたが、これに限らず、トグルフリップフロップ回路やセットリセットフリップフロップ回路においても、前述したように、インバータ回路、多入力NAND回路、多入力NOR回路、クロックトインバータ回路、伝達ゲート回路又は複合論理回路を用いて構成でき、これらの構成要素となる各論理回路に第7の実施形態に示した発明、すなわち、複数の一導電型のMOSトランジスタからなり、互いに平行となるゲート電極を持つようにレイアウトされた論理回路において、少なくともキャリアが流れる方向が定まっているチャネル領域のしきい値制御用の不純物濃度を、ソース領域側に大きくドレイン領域側に小さくなるように濃度勾配を持たせるように形成するという発明を適用すれば、同様の効果を得ることができる。

[0162]

【 発明の効果】本発明の第1 の半導体装置によると、一 の半導体基板に形成され、直列に接続されてなる複数の 第1 導電型のMI Sトランジスタにおいて、各ゲート電 極の下側に形成されるチャネル領域はキャリアが流れる 方向が同一となるように形成され、且つ、各ゲート 電極 は互いに平行に設けられている。さらに、各チャネル領 域におけるソース領域側の第2 導電型の不純物濃度は、 各チャネル領域におけるドレイン領域側の第2 導電型の 不純物濃度よりも大きいため、直列に接続された複数の 40 MI Sトランジスタに印加される各電圧が電源電圧より も小さくなるにもかかわらず、チャネル領域におけるソ ース領域側部分の電位が高くなるので、直列に接続され たMI Sトランジスタの駆動能力が低下することがな い。従って、電源電圧の低電圧化を図った場合であって も、所望の動作速度を維持できると共に消費電力を低減 することができる。

【 0163】また、直列に接続されたMI Sトランジス タの各ゲート電極が互いに平行に設けられているため、 高集積化が容易となると共に、直列に接続されたMI S トランジスタのチャネル領域におけるソース領域側部分に第2 導電型の高濃度の不純物領域を形成する際に、該不純物の注入工程を一度で行なうことができるので、製造コストを上昇させることがない。

38

【 0 1 6 4 】本発明の第2 の半導体装置によると、NA ND回路を構成する4 つのトランジスタのうちの一方のソース領域と他方のドレイン領域とが直列に接続された2 つのn 型MOSトランジスタは、キャリアが流れる方向が同一であるチャネル領域を有し、各チャネル領域におけるソース領域側のp 型の不純物濃度が、各チャネル領域におけるドレイン領域側のp 型の不純物濃度よりも大きく、且つ、直列に接続された2 つのn 型MOSトランジスタの各ゲート電極が互いに平行に設けられているため、本発明の第1 の半導体装置と同様の効果を得ることができる。

【 0 1 6 5 】本発明の第3 の半導体装置によると、NO R 回路を構成する4 つのトランジスタのうちの一方のソース領域と他方のドレイン領域とが直列に接続された2 つのp 型MOSトランジスタは、キャリアが流れる方向が同一であるチャネル領域を有し、各チャネル領域におけるソース領域側のn 型の不純物濃度が、各チャネル領域におけるドレイン領域側のn 型の不純物濃度よりも大きく、且つ、直列に接続された2 つのp 型MOSトランジスタの各ゲート電極が互いに平行に設けられているため、本発明の第1 の半導体装置と同様の効果を得ることができる。

【 0 1 6 6 】本発明の第4 の半導体装置によると、直列に接続された複数の第1 導電型のMOSトランジスタを含む複合論理回路は、キャリアが流れる方向が同一であるチャネル領域を有し、各チャネル領域におけるソース領域側の第2 導電型の不純物濃度が、各チャネル領域におけるドレイン領域側の第2 導電型の不純物濃度よりも大きく、且つ、直列に接続された複数の第1 導電型のMOSトランジスタの各ゲート電極が互いに平行に設けられているため、本発明の第1 の半導体装置と同様の効果を得ることができる。

【 0 1 6 7 】本発明の第5 の半導体装置によると、複数の第1 導電型のMI Sトランジスタ及び複数の第2 導電型のMI Sトランジスタが、それぞれ本発明の第1 の半導体装置と同様の構成を有しているため、第1 導電型のMI Sトランジスタ及び第2 導電型のMI Sトランジスタはそれぞれ本発明の第1 の半導体装置と同様の効果を得ることができる。

【 0168】第5の半導体装置において、第1 導電型が p 型であり、第2 導電型がn 型であり、複数のMI SトランジスタがそれぞれMOSトランジスタであって、複数のMOSトランジスタのうちの第1のp 型MOSトランジスタと第1のn 型MOSトランジスタとが接続されてなるインバータ回路と、第1のp 型MOSトランジスタのソース電極と電源電圧端子との間に直列に接続さ

れ、クロック信号の制御を受ける第2のp型MOSトランジスタと、第1のn型MOSトランジスタのソース電極と接地電圧端子との間に直列に接続され、クロック相補信号の制御を受ける第2のn型MOSトランジスタとから構成されるクロックトインバータ回路を備えていると、クロックトインバータ回路における第1及び第2のp型MOSトランジスタ並びに第1及び第2のn型MOSトランジスタがそれぞれ本発明の第1の半導体装置と同様の構成を有するため、クロックトインバータ回路は本発明の第1の半導体装置と同様の効果を得ることがで10まる

【 0169】第5の半導体装置はフリップフロップ回路を備えた半導体装置であって、フリップフロップ回路が本発明のクロックトインバータ回路を含むと、フリップフロップ回路は本発明の第1の半導体装置と同様の効果を得ることができる。

【 0170】本発明の第6の半導体装置によると、DR A M回路の周辺回路部におけるデコーダ回路が、本発明の第1の半導体装置と同様の構成を有するNAND回路及びNOR回路を有しているため、NAND回路におけるn型MOSトランジスタ及びNOR回路におけるp型MOSトランジスタのそれぞれが本発明の第1の半導体装置と同様の効果を得ることができる。

【 0171】本発明の第7の半導体装置によると、一の 半導体基板に形成された複数の第1導電型のMI Sトラ ンジスタのうちの一のMI Sトランジスタは、そのゲー ト電極の下側にキャリアが流れる方向が一方向となるチャネル領域を有し、且つ、チャネル領域におけるソース 領域側の第2導電型の不純物濃度がチャネル領域におけるドレイン領域側の第2導電型の不純物濃度よりも大き いため、チャネル領域におけるソース領域側部分の電位 が高くなるので、一のMI Sトランジスタの駆動能力が 向上する。その結果、電源電圧の低電圧化を図った場合 であっても、所望の動作速度を維持できると共に消費電 力を低減することができる。

【 0172】また、複数のMI Sトランジスタの各ゲート 電極が互いに平行に設けられているため、高集積化が容易となると共に、チャネル領域におけるソース領域側部分に第2 導電型の高濃度の不純物領域を形成する際に、該不純物の注入工程を一度で行なうことができるの 40で、製造コストを上昇させることがない。

【 0173】第7の半導体装置において、複数のMI Sトランジスタのうちの他のMI Sトランジスタのチャネル領域は、ソース領域側の第2 導電型の不純物濃度がチャネル領域におけるドレイン領域側の第2 導電型の不純物濃度よりも大きいと、他のMI Sトランジスタのキャリアが流れる方向が双方向であっても素子特性に悪影響が現われないため、チャネル領域におけるソース領域側部分に第2 導電型の高濃度の不純物領域を形成する際に、一のマスクパターンを用いて一度の注入工程で確実 50

に形成できる。

【 0174】本発明の第8の半導体装置によると、イン バータ回路における、第1のp型MOSトランジスタの ゲート電極の下側には、キャリアが流れる方向が一方向 となるp 型チャネル領域が形成され、該p 型チャネル領 域におけるソース領域側のn型の不純物濃度が該p型チ ャネル領域におけるドレイン領域側のn 型の不純物濃度 よりも大きく、且つ、第1 のn 型MOSトランジスタの ゲート電極の下側には、キャリアが流れる方向が一方向 となるn 型チャネル領域が形成され、該n 型チャネル領 域におけるソース領域側のp 型の不純物濃度が該n 型チ ャネル領域におけるドレイン領域側のp 型の不純物濃度 よりも大きい。また、第1及び第2のp型MOSトラン ジスタの各ゲート 電極同士並びに、第1 及び第2 のn 型 MOSトランジスタの各ゲート電極同士はそれぞれが互 いに平行に設けられているため、伝達ゲート 回路におけ るインバータ回路は、本発明の第7の半導体装置と同様 の構成となるので、該伝達ゲート回路は本発明の第7の 半導体装置と同様の効果を得ることができる。

【 0175】本発明の第9の半導体装置によると、クロックトインバータ回路における第1のp型MOSトランジスタ及び第2のp型MOSトランジスタ並びに第1のn型MOSトランジスタ及び第2のn型MOSトランジスタがそれぞれ本発明の第7の半導体装置と同様の構成を有しているため、第1及び第2のp型MOSトランジスタと第1及び第2のn型MOSトランジスタとは本発明の第7の半導体装置と同様の効果を得ることができる。

【 0176】第9の半導体装置において、第2のp型MOSトランジスタにおけるp型チャネル領域は、ソース領域側のn型の不純物濃度がp型チャネル領域におけるドレイン領域側のn型の不純物濃度よりも大きく、第2のn型MOSトランジスタにおけるn型チャネル領域は、ソース領域側のp型の不純物濃度がn型チャネル領域におけるドレイン領域側のp型の不純物濃度よりも大きいと、これら第2のp型及びn型MOSトランジスタのキャリアが流れる方向が双方向であっても素子特性に悪影響が現われないため、チャネル領域におけるソース領域側部分にしきい値制御用の高濃度の不純物領域を形成する際に、それぞれ一のマスクパターンを用いて一度の注入工程で確実に形成できる。

【 0 1 7 7 】第9 の半導体装置はフリップフロップ回路を備えた半導体装置であって、フリップフロップ回路が本発明のクロックトインバータ回路を含むと、フリップフロップ回路は本発明の第7 の半導体装置と同様の効果を得ることができる。

【 0178】本発明の半導体装置の製造方法によると、 第1 導電型の半導体基板の上に、互いに平行となる複数 のゲート電極を形成した後、該複数のゲート電極をマス クとして、半導体基板に、第1 導電型の不純物イオンを 基板面に垂直で且つゲート幅方向に平行な平面に対してゲート長方向の一方側に7度以上の傾きを持たせて注入することによって、半導体基板における各ゲート電極の下側の領域に、ゲート長方向の一方側から他方側に向かうに連れて第1導電型の不純物濃度が徐々に小さくなるようにしきい値制御用拡散層を形成するため、第1導電型の不純物濃度が徐々に小さくなる方向にキャリアが流れる方向を取ると、面積が小さく且つ高駆動能力のトランジスタを一度のしきい値制御用拡散工程で行なえる。その結果、本発明の第1~第9の半導体装置が得られるため、素子形成領域の縮小化、高駆動能力化及び低消費電力化を低コストで実現できる。

【図面の簡単な説明】

【 図1 】本発明の第1 の実施形態に係る半導体装置であって、2 入力NAND回路となる相補型MOS 半導体装置を示す平面図である。

【 図2 】 本発明の第1 の実施形態に係る半導体装置を示し、図1 のI ーI 線における構成断面図である。

【 図3 】本発明の第1 の実施形態に係る半導体装置を示し、図1 のエーエ線における構成断面図である。

【 図4 】本発明の第1 の実施形態に係る半導体装置を示す回路図である。

【 図5 】(a) 及び(b) は本発明の第1 の実施形態に係る半導体装置の製造方法を示す工程順断面図である。

【 図6 】(a) 及び(b) は本発明の第1の実施形態に係る半導体装置の製造方法を示す工程順断面図である。

【 図7 】(a) 及び(b) は本発明の第1 の実施形態に係る半導体装置の製造方法を示す工程順断面図である。

【 図8 】 本発明の第1 の実施形態に係る半導体装置の製造方法を示す工程順断面図である。

【 図9 】本発明の第2 の実施形態に係る半導体装置であって、2 入力NOR 回路となる相補型MOS 半導体装置を示す平面図である。

【 図10】本発明の第2の実施形態に係る半導体装置を示す回路図である。

【 図11】本発明の第3の実施形態に係る半導体装置であって、複合論理回路のうちのAND-NOR回路となる相補型MOS半導体装置を示す回路図である。

【 図12】本発明の第4の実施形態に係る半導体装置であって、クロックトインバータ回路となる相補型MOS 半導体装置を示す平面図である。

【 図1 3 】 本発明の第4 の実施形態に係る半導体装置を示す回路図である。

【 図1 4 】本発明の第5 の実施形態に係る半導体装置であって、データラッチフリップフロップ回路となる相補型MOS 半導体装置を示す回路図である。

【 図15】本発明の第6の実施形態に係る半導体装置であって、8ビットデコーダ回路となる相補型MOS半導体装置を示す回路図である。

【 図16】本発明の第7の実施形態に係る半導体装置で 50

あって、伝達ゲート回路となる相補型MOS 半導体装置を示す平面図である。

【 図1 7 】 本発明の第7 の実施形態に係る半導体装置を 示す回路図である。

【 図18】本発明の第7の実施形態に係る半導体装置を示し、図16のIIIーIII線における構成断面図である。

【 図1 9 】 本発明の第7 の実施形態に係る半導体装置を示し、図1 6 の IV-IV線における構成断面図である。

0 【 図2 0 】本発明の第8 の実施形態に係る半導体装置で あって、クロックトインバータ回路となる相補型MOS 半導体装置を示す回路図である。

【 図21】従来のLDC構造を有するパワーMOS型半導体装置を示す構成断面図である。

【 図2 2 】従来のL D C 構造を有する複数のMOS 型トランジスタを用いて構成された半導体装置の断面構成を示している。

【符号の説明】

20

| 1 | n 型MOSトランジスタ形成領域 |
|---|----------------------|
| 2 | p 型MOSトランジスタ形成領域 |
| 3 | ■ 用DAOの 1 ニンパラ きがらかに |

 3
 p 型MOSトランジスタ形成領域

 4 A
 第1 のn 型MOSトランジスタ

4 B 第2 のn 型MOSトランジスタ

5 A 第1 のp 型MOSトランジスタ

5 B 第2 のp 型MOSトランジスタ

6 インバータ回路

7 転送ゲート回路

8 第1 のインバータ回路

9 第2のインバータ回路

30 10 転送ゲート 回路

11 半導体基板

11a n型ウエル拡散層

12 素子分離領域

13 第1のゲート絶縁膜

14 第1の入力端子

14A 第1のゲート電極

14B 第3のゲート電極

15 第2のゲート 絶縁膜

16 第2の入力端子

16 A 第2 のゲート 電極

16 B 第4 のゲート 電極

17 第1のゲート 側壁

18 第2 のゲート 側壁

19 第1 のn 型ソース拡散層

19A 浅いn型ソース・ドレイン拡散

20 第1 のn 型ドレイン拡散層

20 第2 のn 型ソース拡散層(第1 のn 型ドレイン拡散層と共有)

20A 浅いn型ソース・ドレイン拡散


21 第2 のn 型ドレイン拡散層

浅いn 型ソース・ドレイン拡散 68 第3 のゲート 側壁 2 1 A 69 第1 のn 型ソース拡散層 22 第1 のp 型拡散層(しきい値制御用拡散層) 第1 のn型ドレイン拡散層 第2 のp 型拡散層(しきい値制御用拡散層) 70 23 第2 のn 型ソース拡散層 層間絶縁膜 7 1 24 第2 のn 型ドレイン拡散層 7 2 25 第1の配線 第1 のp 型拡散層(しきい値制御用拡散層) 73A 出力端子 26 7 3 B 第2 のp 型拡散層(しきい値制御用拡散層) 26 A 第2の配線 第1 の配線 75A 26 B 第3 の配線 第2の配線 26C 第4の配線 75B 第3の配線 7 5 C 第3のゲート絶縁膜 10 3 1 第4のゲート絶縁膜 76A 第7の配線 3 3 第3 のゲート 側壁 76B 第8 の配線 35 第4 のゲート 側壁 77A 第9 の配線 36 3 7 第1のp型ドレイン拡散層 7 7 B 第10の配線 第1のp型ソース拡散層 77C 第1 の入出力端子 38 第11の配線 38 第2 のp 型ソース拡散層(第1 のp 型ドレイ 78A 78B 第12の配線 ン拡散層と共有) 第2 の入出力端子 39 第2のp型ドレイン拡散層 78C 第1 のn 型拡散層(しきい値制御用拡散層) 79 第2 のゲート 絶縁膜 40 第4のゲート絶縁膜 41 第2 のn 型拡散層(しきい値制御用拡散層) 20 80 第4 のゲート 電極 8 1 42 層間絶縁膜 第2のゲート側壁 第5 の配線 8 2 43 第1 のレジスト パターン 第4 のゲート 側壁 83 44 n 型拡散層 8 4 第1のp型ソース拡散層 45A 第1のp型ドレイン拡散層 第1 のn 型拡散層(しきい値制御用拡散層) 8 5 45B 第2のp型ソース拡散層 第2 のn 型拡散層(しきい値制御用拡散層) 86 45C 第2のp型ドレイン拡散層 8 7 46 第3のゲート絶縁膜 第1 のn 型拡散層(しきい値制御用拡散層) 第3 のゲート 電極 88A 47 第2 のn 型拡散層(しきい値制御用拡散層) 48 第4のゲート 絶縁膜 88B 第4の配線 90 A 第4 のゲート 電極 30 49 第2 のレジスト パターン 9 0 B 第5 の配線 50 90C 第6 の配線 浅いp 型ソース・ドレイン拡散層 5 1 A 第1 のp 型ソース拡散層 52A 浅いp 型ソース・ドレイン拡散層 9 1 第2 のp 型ソース拡散層(第1 のp 型ドレイ 浅いp 型ソース・ドレイン拡散層 92 53A ン拡散層) 54 第3 のレジスト パターン 93 第2 のp 型ドレイン拡散層 5 5 第3 のゲート 側壁 第1 の入力端子 第4 のゲート 側壁 94A 56 第5 のレジスト パターン 94B 第2 の入力端子 5 7 第3 の入力端子 94C 第3の配線 58 40 94D 出力端子 59 第4の配線 9 5 第1 のn 型MOSトランジスタ 60 第5 の配線 第2 のn 型MOSトランジスタ 96 6 1 半導体基板 97 第3 のn 型MOSトランジスタ 6 1 a n 型ウエル拡散層 第1のp型MOSトランジスタ 98 62 素子分離領域 9 9 第2のp型MOSトランジスタ 63 第1のゲート絶縁膜 第3 のp 型MOSトランジスタ 第1 のゲート 電極 100 64A 64B 第2 のゲート 電極 101 第1 のp 型MOSトランジスタ 第2 のn 型MOSトランジスタ 第3のゲート絶縁膜 102 65 入力端子 66A 第3 のゲート 電極 103 103A 第1のゲート電極 第1 のゲート 側壁 6 7


| - | |
|---|--|
| | |
| | |

| | 43 | | | 46 |
|----------|--------------------------|----|-------|--------------------------|
| 103B | 第3 のゲート 電極 | | 123 | 第1 のインバータ回路 |
| 104 | 出力端子 | | 124 | 第2 のクロックトインバータ回路 |
| 105 | 電源電圧端子 | | 125 | 第3 のクロックトインバータ回路 |
| 106 | クロック相補信 号線 | | 126 | 第2のインバータ回路 |
| 106A | 第2 のゲート 電極 | | 127 | 第4のクロックトインバータ回路 |
| 107 | 第2 のp 型MOSトランジスタ | | 128A | 第1の出力端子 |
| 108 | 接地電圧端子 | | 128B | 第2 の出力端子 |
| 109 | クロック信 号線 | | 131 | インバータ回路 |
| 109A | 第4 のゲート 電極 | | 132 | 2入力NAND回路 |
| 110 | 第2 のn 型MOSトランジスタ | 10 | 133 | 3 入力NAND回路 |
| 111 | 第1 のp 型ソース拡散層 | | 134 | 2 入力NOR回路 |
| 112 | 第2 のp 型ソース拡散層(第1 のp 型ドレイ | | 135 | クロック信号入力端子 |
| ン拡散層と共有) | | | 136 | |
| 113 | 第2 のp 型ドレイン拡散層 | | 137 | 第1のp型MOSトランジスタ |
| 114 | 第1 のn 型ソース拡散層 | | 137 | 第1 のn 型MOSトランジスタ 入力端子 |
| 115 | 第2 のn 型ソース拡散層(第1 のn 型ドレイ | | 139 | |
| ン拡散層と | 共有) | | 140 | 第2のp型MOSトランジスタ |
| 116 | 第2 のn 型ドレイン拡散層 | | 141 | 第2 のn 型MOSトランジスタ |
| 121 | 入力端子 | | | 第3 のp 型MOSトランジスタ |
| | 第1 のクロックト インバータ回路 | 20 | 142 | 第3 のn 型MOSトランジスタ |
| | | 20 | 1 4 3 | 出力端子 |


【図1】





【図2】




【図4】










51A

52A


53A

【図7】




【図9】

26B



25


【図10】




【図17】


I ∧←


16A-14A-



【図11】









【図15】


【図16】



【図18】



【図19】



【図20】

